-
公开(公告)号：CN117709259A
公开(公告)日：2024-03-15
申请号：CN202410145932.9
申请日：2024-02-01
Applicant: 北京开源芯片研究院
IPC: G06F30/337 , G06F30/3308 , G06F115/02
Abstract: 本发明实施例提供一种芯片设计方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取用户的第一操作信息；所述第一操作信息用于指示用户从预设模块库中选择的目标模块；根据所述第一操作信息生成模块连接拓扑图；所述模块连接拓扑图包含所述用户选择的各个目标模块对应的模块图形和模块连接关系；根据所述模块连接拓扑图生成目标配置文件；所述目标配置文件包括所述目标模块的模块信息和所述目标模块之间的连接配置信息；根据所述目标配置文件生成目标芯片代码。本发明实施例简化了芯片设计流程，降低了芯片设计复杂度，提高了芯片设计效率。
-
公开(公告)号：CN117453435B
公开(公告)日：2024-03-15
申请号：CN202311764013.1
申请日：2023-12-20
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种缓存数据读取方法、装置、电子设备及计算机可读存储介质，包括：在确定处理器的访存指令在一级缓存中未命中的情况下，控制访存指令从二级缓存的流水线队列的起始数据位进入流水线队列；在间隔第一数量的数据位后，获取访存指令在二级缓存的命中结果；若结果为命中，则立即通过二级缓存生成唤醒指令并由唤醒队列发出，以及在间隔第二数量的数据位后，通过二级缓存获取重填数据，将访存指令作为重填指令由重填队列发出。本申请整个过程无需读取流水线状态和重填队列请求的状态，仅需基于请求自身的状态实时计算唤醒指令提前发出时刻，因此复杂度极低，降低了电路的成本和功耗，同时能够保证唤醒时机的准确。
-
公开(公告)号：CN117389483B
公开(公告)日：2024-02-23
申请号：CN202311692024.3
申请日：2023-12-11
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种内存管理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：在接收到处理器针对所述第一内存和/或所述第二内存的第一写指令的情况下，将所述第一写指令中携带的数据同步写入所述第一内存和所述第二内存；在接收到处理器针对目标内存的访存指令的情况下，若所述目标内存不支持与所述处理器进行即时交互，则将所述访存指令发送至备份副本，以使所述备份副本对所述访存指令进行响应；其中，所述第一内存和所述第二内存互为备份副本。本发明实施例可以避免因目标内存无法及时对处理器进行响应造成的尾延迟。
-
公开(公告)号：CN117077603B
公开(公告)日：2024-02-02
申请号：CN202311340379.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、芯片、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：硬件设计在运行过程中将第一运行数据写入硬件缓冲区，软件设计在运行过程中将第二运行数据写入软件缓冲区；验证模块从硬件缓冲区中读取所述第一运行数据，从软件缓冲区中读取所述第二运行数据，并对第一运行数据和第二运行数据进行比对，在第一运行数据和第二运行数据不匹配的情况下，中断硬件设计和软件设计的运行，并对可编程逻辑芯片进行硬件快照，以保存可编程逻辑芯片的状态信息，将所述状态信息导入到仿真软件中进行仿真，以对硬件设计进行调试。本发明实施例提升了验证效率，并保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117271374A
公开(公告)日：2023-12-22
申请号：CN202311551546.1
申请日：2023-11-20
Applicant: 北京开源芯片研究院
IPC: G06F11/36
Abstract: 本申请提供了一种芯片的仿真测试方法、装置、电子设备及计算机可读存储介质，包括：获取待测试的仿真程序代码以及多个不同的测试用例；仿真程序代码用于表征芯片的运行机制，测试用例用于表征芯片测试中所需的任务参数；根据仿真程序代码以及多个测试用例，编译获得多个可执行的测试程序；将测试程序分配至仿真服务器，对所有测试程序进行并行仿真运行，并监听仿真服务器对测试程序的运行状态；在所有测试程序的运行状态都为成功的情况下，将仿真程序代码提交。本申请可以以自动化的流程实现对芯片的仿真程序代码的仿真测试，因此可以大幅降低对人力的依赖，从而节省了人力成本。
-
Patent Agency Ranking
公开(公告)号：CN117113908A
公开(公告)日：2023-11-24
申请号：CN202311345112.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将软件设计下载到可编程逻辑芯片的处理系统中，将所述软件设计对应的硬件设计烧录到所述可编程逻辑芯片的可编程逻辑区域中；在所述可编程逻辑芯片中同步运行所述硬件设计和所述软件设计，并监测所述硬件设计的第一运行数据和所述软件设计的第二运行数据；在所述第一运行数据和所述第二运行数据不匹配的情况下，对所述可编程逻辑芯片进行硬件快照，以保存所述可编程逻辑芯片的状态信息；将所述状态信息导入到仿真软件中进行仿真，以对所述硬件设计进行调试。本发明实施例提升了验证效率，并且保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117112025A
公开(公告)日：2023-11-24
申请号：CN202311351090.4
申请日：2023-10-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种处理部件的指令执行方法、系统、装置、电子设备及计算机可读存储介质，包括：响应于至少一个目标功能的执行指令，读取所述处理部件中存储的与每个所述目标功能对应的目标指令序列并串行执行；在执行第一目标指令序列的第一延时时长中，若检测到除当前执行的第一目标指令序列之外的第二目标指令序列触发了指令操作，则切换至执行所述第二目标指令序列的指令操作。本申请基于一个内置部件中存储的多个目标指令序列，即可实现MCU所需的多个目标功能，无需布置多个模块，降低了MCU的生产成本。
-
公开(公告)号：CN117093353A
公开(公告)日：2023-11-21
申请号：CN202311340376.2
申请日：2023-10-17
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种中断控制方法、装置、电子设备及可读存储介质，应用于计算机技术领域，该方法包括：获取待测设计对基准测试程序的第一执行结果和软件模拟器对所述基准测试程序的第二执行结果；在满足中断条件的情况下，中断所述待测设计的运行；其中，所述中断条件包括以下至少一项：所述第一执行结果与所述第二执行结果不匹配；所述待测设计对应的硬件缓冲区已满；所述硬件缓冲区用于记录所述待测设计的运行数据；所述软件模拟器对应的软件缓冲区为空；所述软件缓冲区用于记录所述软件模拟器的运行数据。本发明实施例在硬件验证中可以对待测设计和软件模拟器的执行结果自动进行比较和检查，并自动触发中断，具备更好的调试能力。
-
公开(公告)号：CN117093267A
公开(公告)日：2023-11-21
申请号：CN202311344689.5
申请日：2023-10-17
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种分支指令跳转地址的存储方法、装置、设备及存储介质，涉及分支目标缓冲器技术领域，包括：获取分支指令的跳转地址，并在跳转地址的位数大于表项的地址位的位数的情况下，从分支目标缓冲器中获取已使用的表项对；在已使用的表项对中存在空闲标签位的情况下，获取空闲标签位所对应的表项和一个空闲表项；将跳转地址拆分为第一分部和第二分部，再将第一分部存储于空闲标签位，和将第二分部存储于空闲表项的地址位，以实现利用已使用的表项对中的空闲标签位存储跳转地址的第一分部，减少了已使用的表项对中的空闲标签位的浪费，解决了在先技术中导致存储资源的浪费的问题。
-
公开(公告)号：CN117077603A
公开(公告)日：2023-11-17
申请号：CN202311340379.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、芯片、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：硬件设计在运行过程中将第一运行数据写入硬件缓冲区，软件设计在运行过程中将第二运行数据写入软件缓冲区；验证模块从硬件缓冲区中读取所述第一运行数据，从软件缓冲区中读取所述第二运行数据，并对第一运行数据和第二运行数据进行比对，在第一运行数据和第二运行数据不匹配的情况下，中断硬件设计和软件设计的运行，并对可编程逻辑芯片进行硬件快照，以保存可编程逻辑芯片的状态信息，将所述状态信息导入到仿真软件中进行仿真，以对硬件设计进行调试。本发明实施例提升了验证效率，并保证了仿真的自由度和调试效率。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.052 seconds)
