-
公开(公告)号：CN118034991B
公开(公告)日：2024-07-02
申请号：CN202410436990.7
申请日：2024-04-11
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种内存数据的访问方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取内存部件的故障信息；针对故障信息，配置地址空间映射方案；响应于处理器发送的初始访存指令，提取初始访存指令中的访存地址；根据访存地址和地址空间映射方案，获取与访存地址对应的多个目标地址；目标访存指令和目标地址一一对应；通过内存控制器执行目标访存指令，以将拆分处理器发送的写数据后得到的拆分数据，写入目标地址；将从目标地址读取的读数据进行拼接，然后返回至处理器。基于本实施例的方法，可以使内存部件出现故障的情况下，能保持数据位宽且保障系统工作于设计频率。
-
公开(公告)号：CN117389483B
公开(公告)日：2024-02-23
申请号：CN202311692024.3
申请日：2023-12-11
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种内存管理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：在接收到处理器针对所述第一内存和/或所述第二内存的第一写指令的情况下，将所述第一写指令中携带的数据同步写入所述第一内存和所述第二内存；在接收到处理器针对目标内存的访存指令的情况下，若所述目标内存不支持与所述处理器进行即时交互，则将所述访存指令发送至备份副本，以使所述备份副本对所述访存指令进行响应；其中，所述第一内存和所述第二内存互为备份副本。本发明实施例可以避免因目标内存无法及时对处理器进行响应造成的尾延迟。
-
公开(公告)号：CN119003134A
公开(公告)日：2024-11-22
申请号：CN202411466392.0
申请日：2024-10-18
Applicant: 北京开源芯片研究院
IPC: G06F9/48 , G06F9/38 , G06F12/0877
Abstract: 本申请提供了一种访存指令乱序调度方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：接收第一访存指令，并获取第一访存指令的第一地址；从缺失状态处理寄存器中获取第二访存指令的第二地址；第二访存指令为缓存未命中的访存指令；若第一地址和第二地址相同，则将第一访存指令挂起在冲突处理发射表中，并在缺失状态处理寄存器将第二访存指令访存的数据写入第二地址的情况下，通过高速缓存中对应项提供的唤醒信息，唤醒第一访存指令；若第一地址和第二地址不相同，则将第一访存指令存入常规访存发射队列中，并按照常规访存发射队列的发射顺序发射第一访存指令。本申请的方法，可以避免冲突访存指令阻塞其他访存指令入队。
-
公开(公告)号：CN117112289A
公开(公告)日：2023-11-24
申请号：CN202311345124.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F11/10
Abstract: 本申请提供了一种内存纠错方法、装置、设备及可读存储介质，涉及数据处理技术领域，方法应用于内存控制器，方法包括：获取目标内存片区中存储数据的目标错误率，以供处理器根据所述目标错误率确定对应的目标错误率范围；接收目标错误率对应的目标错误率范围；根据目标错误率范围，从多个预设的内存纠错算法中确定出目标内存纠错算法，每个预设的内存纠错算法具备对应的错误率范围；基于目标内存纠错算法对所述存储数据进行纠错处理。基于本方法，可以确定出满足处理器要求的目标内存纠错算法。
-
公开(公告)号：CN119003134B
公开(公告)日：2025-02-18
申请号：CN202411466392.0
申请日：2024-10-18
Applicant: 北京开源芯片研究院
IPC: G06F9/48 , G06F9/38 , G06F12/0877
Abstract: 本申请提供了一种访存指令乱序调度方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：接收第一访存指令，并获取第一访存指令的第一地址；从缺失状态处理寄存器中获取第二访存指令的第二地址；第二访存指令为缓存未命中的访存指令；若第一地址和第二地址相同，则将第一访存指令挂起在冲突处理发射表中，并在缺失状态处理寄存器将第二访存指令访存的数据写入第二地址的情况下，通过高速缓存中对应项提供的唤醒信息，唤醒第一访存指令；若第一地址和第二地址不相同，则将第一访存指令存入常规访存发射队列中，并按照常规访存发射队列的发射顺序发射第一访存指令。本申请的方法，可以避免冲突访存指令阻塞其他访存指令入队。
-
Patent Agency Ranking
公开(公告)号：CN118568012B
公开(公告)日：2024-10-15
申请号：CN202411025857.9
申请日：2024-07-29
Applicant: 北京开源芯片研究院
IPC: G06F12/0877 , G06F12/0871 , G06F12/0891
Abstract: 本发明实施例提供了一种访存请求的处理方法、装置、电子设备及存储介质，涉及访存技术领域。方法包括：接收第一访存请求；在第一访存请求缓存未命中的情况下，为目标数据分配目标缓存行；根据目标数据是否存入目标缓存行，在目标缓存行对应的目标地址标签中设置数据就绪位；接收第二访存请求；在对第二访存请求的目标访存地址进行地址标签匹配的过程中，从目标地址标签中获取数据就绪位；在数据就绪位无效的情况下，将第一访存请求确定为第二访存请求的同地址未完成的访存请求。本申请减少甚至消除了由于MSHR进行的同地址未完成的访存请求的查找引入的时间开销和缓存命中率之间的矛盾，支持将MSHR扩充到更多的项数。
-
公开(公告)号：CN118568012A
公开(公告)日：2024-08-30
申请号：CN202411025857.9
申请日：2024-07-29
Applicant: 北京开源芯片研究院
IPC: G06F12/0877 , G06F12/0871 , G06F12/0891
Abstract: 本发明实施例提供了一种访存请求的处理方法、装置、电子设备及存储介质，涉及访存技术领域。方法包括：接收第一访存请求；在第一访存请求缓存未命中的情况下，为目标数据分配目标缓存行；根据目标数据是否存入目标缓存行，在目标缓存行对应的目标地址标签中设置数据就绪位；接收第二访存请求；在对第二访存请求的目标访存地址进行地址标签匹配的过程中，从目标地址标签中获取数据就绪位；在数据就绪位无效的情况下，将第一访存请求确定为第二访存请求的同地址未完成的访存请求。本申请减少甚至消除了由于MSHR进行的同地址未完成的访存请求的查找引入的时间开销和缓存命中率之间的矛盾，支持将MSHR扩充到更多的项数。
-
公开(公告)号：CN118034991A
公开(公告)日：2024-05-14
申请号：CN202410436990.7
申请日：2024-04-11
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种内存数据的访问方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取内存部件的故障信息；针对故障信息，配置地址空间映射方案；响应于处理器发送的初始访存指令，提取初始访存指令中的访存地址；根据访存地址和地址空间映射方案，获取与访存地址对应的多个目标地址；目标访存指令和目标地址一一对应；通过内存控制器执行目标访存指令，以将拆分处理器发送的写数据后得到的拆分数据，写入目标地址；将从目标地址读取的读数据进行拼接，然后返回至处理器。基于本实施例的方法，可以使内存部件出现故障的情况下，能保持数据位宽且保障系统工作于设计频率。
-
公开(公告)号：CN117112289B
公开(公告)日：2024-02-02
申请号：CN202311345124.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F11/10
Abstract: 本申请提供了一种内存纠错方法、装置、设备及可读存储介质，涉及数据处理技术领域，方法应用于内存控制器，方法包括：获取目标内存片区中存储数据的目标错误率，以供处理器根据所述目标错误率确定对应的目标错误率范围；接收目标错误率对应的目标错误率范围；根据目标错误率范围，从多个预设的内存纠错算法中确定出目标内存纠错算法，每个预设的内存纠错算法具备对应的错误率范围；基于目标内存纠错算法对所述存储数据进行纠错处理。基于本方法，可以确定出满足处理器要求的目标内存纠错算法。
-
公开(公告)号：CN117389483A
公开(公告)日：2024-01-12
申请号：CN202311692024.3
申请日：2023-12-11
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种内存管理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：在接收到处理器针对所述第一内存和/或所述第二内存的第一写指令的情况下，将所述第一写指令中携带的数据同步写入所述第一内存和所述第二内存；在接收到处理器针对目标内存的访存指令的情况下，若所述目标内存不支持与所述处理器进行即时交互，则将所述访存指令发送至备份副本，以使所述备份副本对所述访存指令进行响应；其中，所述第一内存和所述第二内存互为备份副本。本发明实施例可以避免因目标内存无法及时对处理器进行响应造成的尾延迟。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.032 seconds)
