-
公开(公告)号：CN118034991B
公开(公告)日：2024-07-02
申请号：CN202410436990.7
申请日：2024-04-11
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种内存数据的访问方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取内存部件的故障信息；针对故障信息，配置地址空间映射方案；响应于处理器发送的初始访存指令，提取初始访存指令中的访存地址；根据访存地址和地址空间映射方案，获取与访存地址对应的多个目标地址；目标访存指令和目标地址一一对应；通过内存控制器执行目标访存指令，以将拆分处理器发送的写数据后得到的拆分数据，写入目标地址；将从目标地址读取的读数据进行拼接，然后返回至处理器。基于本实施例的方法，可以使内存部件出现故障的情况下，能保持数据位宽且保障系统工作于设计频率。
-
公开(公告)号：CN117709253B
公开(公告)日：2024-04-26
申请号：CN202410145891.3
申请日：2024-02-01
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本申请提供了一种芯片测试方法、装置、电子设备及可读存储介质，涉及芯片开发技术领域，方法包括：在仿真器中搭建芯片测试系统，通过虚拟处理器，向第一虚拟内存控制器发送第一读操作指令，通过第一虚拟内存控制器，调度第一操作指令并发送至虚拟端口物理层；通过虚拟端口物理层，从第二虚拟存储器中读取数据并进行信号转换处理，以得到信号转换处理的读取值并存入第一虚拟存储器；响应于虚拟处理器发送给第二虚拟内存控制器的第二读操作指令，从第一虚拟存储器中提取读取值，以根据读取值，确定虚拟芯片的功能是否达到预设的芯片功能设计要求。本申请的方法，可以同时测试芯片的处理器及内存控制器的性能。
-
公开(公告)号：CN117389483B
公开(公告)日：2024-02-23
申请号：CN202311692024.3
申请日：2023-12-11
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种内存管理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：在接收到处理器针对所述第一内存和/或所述第二内存的第一写指令的情况下，将所述第一写指令中携带的数据同步写入所述第一内存和所述第二内存；在接收到处理器针对目标内存的访存指令的情况下，若所述目标内存不支持与所述处理器进行即时交互，则将所述访存指令发送至备份副本，以使所述备份副本对所述访存指令进行响应；其中，所述第一内存和所述第二内存互为备份副本。本发明实施例可以避免因目标内存无法及时对处理器进行响应造成的尾延迟。
-
公开(公告)号：CN119003134A
公开(公告)日：2024-11-22
申请号：CN202411466392.0
申请日：2024-10-18
Applicant: 北京开源芯片研究院
IPC: G06F9/48 , G06F9/38 , G06F12/0877
Abstract: 本申请提供了一种访存指令乱序调度方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：接收第一访存指令，并获取第一访存指令的第一地址；从缺失状态处理寄存器中获取第二访存指令的第二地址；第二访存指令为缓存未命中的访存指令；若第一地址和第二地址相同，则将第一访存指令挂起在冲突处理发射表中，并在缺失状态处理寄存器将第二访存指令访存的数据写入第二地址的情况下，通过高速缓存中对应项提供的唤醒信息，唤醒第一访存指令；若第一地址和第二地址不相同，则将第一访存指令存入常规访存发射队列中，并按照常规访存发射队列的发射顺序发射第一访存指令。本申请的方法，可以避免冲突访存指令阻塞其他访存指令入队。
-
公开(公告)号：CN117112289A
公开(公告)日：2023-11-24
申请号：CN202311345124.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F11/10
Abstract: 本申请提供了一种内存纠错方法、装置、设备及可读存储介质，涉及数据处理技术领域，方法应用于内存控制器，方法包括：获取目标内存片区中存储数据的目标错误率，以供处理器根据所述目标错误率确定对应的目标错误率范围；接收目标错误率对应的目标错误率范围；根据目标错误率范围，从多个预设的内存纠错算法中确定出目标内存纠错算法，每个预设的内存纠错算法具备对应的错误率范围；基于目标内存纠错算法对所述存储数据进行纠错处理。基于本方法，可以确定出满足处理器要求的目标内存纠错算法。
-
Patent Agency Ranking
公开(公告)号：CN119862152A
公开(公告)日：2025-04-22
申请号：CN202510350476.6
申请日：2025-03-24
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供了一种请求处理方法、装置、电子设备及可读存储介质。该方法包括：在当前程序执行过程中，获取各内存段在目标缓存中的访存命中次数。针对任一所述内存段，在所述内存段的访存命中次数不高于预设次数阈值的情况下，在预设的过滤记录表中将所述内存段的记录项更新为第一记录值；所述过滤记录表中包含多个记录项，一个记录项对应一个内存段。接收访存请求，并获取所述访存请求的访存地址在所述过滤记录表中对应的记录项，作为待过滤记录项。在所述待过滤记录项为所述第一记录值的情况下，将所述访存请求发送至所述目标缓存的下一级存储。优化缓存利用效率。
-
公开(公告)号：CN118520521B
公开(公告)日：2024-11-05
申请号：CN202410986052.4
申请日：2024-07-22
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种动态随机存储器的数据行保护方法、装置、电子设备及计算机可读存储介质，包括：识别动态随机存储器的存储阵列中的第一数据行；第一数据行为受到攻击行为的数据行；在确定与第一数据行相关联的第二数据行中的数据满足预设条件的情况下，生成针对第二数据行的交换请求；通过内存控制器响应于交换请求，以将第二数据行中的数据转存至存储阵列中的安全片区。本申请的整个保护过程仅需要进行简单的判断和数据转存操作，无需执行高频次的刷新命令，从而开销较小，也不会对动态随机存储器的读写性能造成影响。
-
公开(公告)号：CN117194130B
公开(公告)日：2024-02-02
申请号：CN202311459205.1
申请日：2023-11-03
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种信号状态信息的展示方法、装置、电子设备及存储介质，涉及信号处理技术领域，包括：首先按照预设采集次数，对物理接口的引脚输出的输出信号中，每个预设相位对应的信号值进行采集，从而获得每个预设相位对应的多个信号值，然后获取每个预设相位对应的多个信号值中，与预设标准值相同的信号值的信号值数量，再将信号值数量作为输出信号的信号状态信息进行展示，由于信号值数量与输出信号的稳定性为正相关关系或负相关关系，工作人员可以根据信号值数量分析物理接口校准后的信号质量，且展示信号状态信息无需使用高频示波器，降低了成本，解决了在先技术中成本增加的问题。
-
公开(公告)号：CN118520521A
公开(公告)日：2024-08-20
申请号：CN202410986052.4
申请日：2024-07-22
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种动态随机存储器的数据行保护方法、装置、电子设备及计算机可读存储介质，包括：识别动态随机存储器的存储阵列中的第一数据行；第一数据行为受到攻击行为的数据行；在确定与第一数据行相关联的第二数据行中的数据满足预设条件的情况下，生成针对第二数据行的交换请求；通过内存控制器响应于交换请求，以将第二数据行中的数据转存至存储阵列中的安全片区。本申请的整个保护过程仅需要进行简单的判断和数据转存操作，无需执行高频次的刷新命令，从而开销较小，也不会对动态随机存储器的读写性能造成影响。
-
公开(公告)号：CN117194130A
公开(公告)日：2023-12-08
申请号：CN202311459205.1
申请日：2023-11-03
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种信号状态信息的展示方法、装置、电子设备及存储介质，涉及信号处理技术领域，包括：首先按照预设采集次数，对物理接口的引脚输出的输出信号中，每个预设相位对应的信号值进行采集，从而获得每个预设相位对应的多个信号值，然后获取每个预设相位对应的多个信号值中，与预设标准值相同的信号值的信号值数量，再将信号值数量作为输出信号的信号状态信息进行展示，由于信号值数量与输出信号的稳定性为正相关关系或负相关关系，工作人员可以根据信号值数量分析物理接口校准后的信号质量，且展示信号状态信息无需使用高频示波器，降低了成本，解决了在先技术中成本增加的问题。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.022 seconds)
