-
公开(公告)号：CN112927738A
公开(公告)日：2021-06-08
申请号：CN202110003980.0
申请日：2021-01-04
Applicant: 清华大学
IPC: G11C11/22
Abstract: 本发明公开了一种基于非易失器件的在电荷域进行存内计算的单元电路及阵列电路，其中，单元电路包括一个电容和两个非易失器件，利用非易失器件实现信息的存储，同时单元电路可以完成外部输入和存储的信息之间的逻辑操作；多个单元电路之间通过电气连接的方式组合成若干行若干列的阵列布局，并且对同一列单元电路的逻辑操作的结果进行加权累加计算，并且不同列之间的计算可以并行。本发明所实现的存内计算具有高集成度、低功耗的优点，可以用于神经网络运算的加速等多种应用。
-
公开(公告)号：CN108876839B
公开(公告)日：2021-05-28
申请号：CN201810791127.8
申请日：2018-07-18
Applicant: 清华大学
Abstract: 本发明提供一种结构光三维成像系统的景深扩展方法、装置及系统，所述方法包括：分别获取目标场景的多个聚焦位置中各聚焦位置对应的结构光图像序列；使用格雷码的局部精细深度估计算法，获取各结构光图像序列的局部精细深度图，使用基于最大流方法的全局粗糙深度估计算法，获取所有结构光图像序列的全局粗糙深度图；根据全局粗糙深度图将各局部精细深度图进行融合，获取目标场景的全局精细深度图。本发明实现大景深场景下的三维成像，方法简单，计算效率高，提高了三维成像的精度。
-
公开(公告)号：CN112133339A
公开(公告)日：2020-12-25
申请号：CN202010805784.0
申请日：2020-08-12
Applicant: 清华大学
Abstract: 本发明公开了一种基于铁电晶体管的存内按位逻辑计算电路结构，该电路结构包括至少一个晶体管的电路结构单元所组成的阵列电路、字线驱动电路、位线驱动电路、感测电路和其他外围电路，其中，字线驱动电路驱动阵列电路的第一字线、第二字线和第三字线；位线驱动电路驱动阵列电路的位线，感测电路读取和分析阵列电路的位线；其他外围电路连接外部信号和感测电路，根据外部信号的输入及感测电路的输出，计算得到逻辑结果。该电路结构利用铁电晶体管的高开关比等特性以及位线残余电荷的回收技术，实现高效的存内逻辑计算操作。
-
公开(公告)号：CN111627476A
公开(公告)日：2020-09-04
申请号：CN202010392133.3
申请日：2020-05-11
Applicant: 清华大学
IPC: G11C11/406 , G11C11/409
Abstract: 本发明公开了一种具有低泄漏特性器件的动态存储器及阵列电路，其中，动态存储器包括：写操作模块包括控制端、输入端和输出端，写操作模块由具有低泄漏特性的纳米机电继电器组成，以利用其低泄漏特点延长动态存储器的保持时间。写操作模块与信息存储模块的写操作端连接，用于对信息存储模块所存储的信息进行写操作；读操作模块包括控制端、输入端和输出端，读操作模块与信息存储模块的读操作端连接，用于对信息存储模块内的状态信息进行读操作；信息存储模块包括写操作端和读操作端。由此，提高了动态存储器的数据无损保持时间，从而降低了动态存储器的刷新功耗，是一类漏电小、功耗低的动态存储器。
-
公开(公告)号：CN111190716A
公开(公告)日：2020-05-22
申请号：CN201911423801.8
申请日：2019-12-31
Applicant: 清华大学
Abstract: 本发明公开了一种基于中断的神经网络加速器多任务调度方法，该方法包括：通过待部署神经网络模型的每个神经网络生成正常指令序列，处理正常指令序列生成中断位置；获取中断位置进行网络切换所需必要数据，并将必要数据对应操作编码为虚拟指令；将正常指令序列和虚拟指令封装，得到包含虚指令的指令序列；在运行阶段时，同时调度多个神经网络对应的指令序列，对每个神经网络对应的封装后的包含虚指令的指令序列进行解封，得到正常指令和虚拟指令，根据任务切换请求对正常指令和虚拟指令进行微调。该方法通过监控当前神经网络任务执行状态，在任务切换时仅仅对极少数必须备份和恢复片上缓存进行备份和恢复，实现低延迟、低代价的多任务切换。
-
Patent Agency Ranking
公开(公告)号：CN110600065A
公开(公告)日：2019-12-20
申请号：CN201910756772.0
申请日：2019-08-16
Applicant: 清华大学
IPC: G11C11/408 , G11C11/4094 , G11C11/4097
Abstract: 本发明提出一种具有对称特性的存储器单元及其构成的阵列结构，涉及存储器技术领域。所述存储器单元的电路结构包括两个晶体管、一个存储器器件、行位线、列位线、行字线和列字线，第一晶体管的栅极、漏极和源极分别与行字线、行位线和存储器器件一端相连，第二晶体管的栅极和漏极分别与列字线和行位线相连，第二晶体管的源极与存储器器件一端、第一晶体管的源极均相连，存储器器件另一端与列位线相连。所述阵列结构为多个所述存储器单元通过对应的字线与位线相连的方式组成的若干行和若干列。本发明通过电路结构的行、列对称性，能够实现逐行操作与逐列操作，并保证了操作的简便与对称性。
-
公开(公告)号：CN110441730A
公开(公告)日：2019-11-12
申请号：CN201910600679.0
申请日：2019-07-04
Applicant: 清华大学
IPC: G01S3/805
Abstract: 本发明提供一种基于模拟信号处理架构的麦克风阵列声源定向系统，依次将麦克风阵列、模拟域声源定向处理模块和声源定向模块依次相连；基于互相关窗函数的广义互相关算法，采用模拟域声源定向处理模块对麦克风阵列中的多个麦克风采集的多个模拟语音信号进行处理，先根据多个模拟语音信号中的每任意两个模拟语音信号判断出一个声源定向区域，从而获得声源方向可能来源的多个声源定向区域，最后通过声源定向模块从多个声源定向区域中判断出最终的声源方向。本发明无需采用ADC而大大降低了系统功耗，同时也不需要FFT或IFFT的处理步骤而大大降低了系统延迟，并且采用的模拟电路较为简单，降低了模拟电路的复杂度，具有较好的系统扩展性。
-
公开(公告)号：CN110428858A
公开(公告)日：2019-11-08
申请号：CN201910626167.1
申请日：2019-07-11
Applicant: 清华大学
IPC: G11C11/413 , G11C11/419
Abstract: 本发明公开了一种基于具有滞回特性器件的静态存储器的单元电路及阵列电路。单元电路包括：信息存储模块、写操作模块和读操作模块，其中，信息存储模块由具有滞回特性的器件组成，以利用滞回特性的状态存储信息，并包括写操作端和读操作端，且所存储的信息在没有外部能量输入的情况下，允许发生改变；写操作模块与写操作端连接，以对信息存储模块内存储的信息进行写操作，且在不改变存储的信息时，通过对写操作端的持续控制避免存储的信息发生改变；读操作模块与读操作端连接，以对信息存储模块内的状态存储信息进行读操作。该发明具有高集成度、高耐久度的优点，是一类可以实现在低电压下维持数据从而极大降低功耗、提高存储密度的存储器。
-
公开(公告)号：CN106856405B
公开(公告)日：2019-10-18
申请号：CN201510896098.8
申请日：2015-12-08
Applicant: 清华大学
IPC: H03M1/66
Abstract: 本发明公开了一种开关电流装置及基于该装置的数模转换器。该装置包括：待校正互补电流开关模块和校正电路模块；校正电路模块包括：比较器、校正控制单元以及差分开关选通控制单元；待校正互补电流开关模块包括：子数模转换器、第一电流源、第二电流源，第一开关单元以及第二开关单元；比较器分别与待校正互补电流开关模块的输出端和校正控制单元连接，校正控制单元分别与子数模转换器和差分开关选通控制单元连接，差分选通控制单元分别与第一开关单元和第二开关单元连接；第一开关单元连接在第一电流源和输出端之间，第二开关单元连接在第二电流源和输出端之间。本发明通过抑制开关单元引入的失配，从根本上减少输出电流的误差。
-
公开(公告)号：CN110288510A
公开(公告)日：2019-09-27
申请号：CN201910502512.0
申请日：2019-06-11
Applicant: 清华大学
IPC: G06T1/40
Abstract: 本发明实施例提供一种近传感器视觉感知处理芯片及物联网传感装置，其中，芯片包括：控制单元和模拟处理单元；控制单元用于将二值化模拟数据输入至模拟处理单元，其中二值化模拟数据是由传感器获取到的模拟电压信号和与模拟电压信号相对应的权值信号所构成；模拟处理单元用于对接收到的二值化模拟数据进行处理，获取与模拟电压信号相对应的电流值。传感装置包括：CMOS图像传感器、上述芯片以及通讯模块。本发明实施例提供的近传感器视觉感知处理芯片及物联网传感装置，通过将采用二值化神经网络算法的模拟处理单元放置于CMOS图像传感器之后、ADC之前，使芯片能够直接处理模拟电压信号，避免了模数转换中的巨大的能量消耗，有效的提高了能效。
-
-
-
-
-
-
-
-
-
Search Results
444
records
(took 0.027 seconds)
