公开(公告)号：CN112927738B

公开(公告)日：2022-10-25

申请号：CN202110003980.0

申请日：2021-01-04

Applicant: 清华大学

Inventor： 李学清 ,  尹国栋 ,  杜禧瑞 ,  杨华中 ,  刘勇攀 ,  汪玉

IPC: G11C11/22

Abstract: 本发明公开了一种基于非易失器件的在电荷域进行存内计算的单元电路及阵列电路，其中，单元电路包括一个电容和两个非易失器件，利用非易失器件实现信息的存储，同时单元电路可以完成外部输入和存储的信息之间的逻辑操作；多个单元电路之间通过电气连接的方式组合成若干行若干列的阵列布局，并且对同一列单元电路的逻辑操作的结果进行加权累加计算，并且不同列之间的计算可以并行。本发明所实现的存内计算具有高集成度、低功耗的优点，可以用于神经网络运算的加速等多种应用。

公开(公告)号：CN116434803A

公开(公告)日：2023-07-14

申请号：CN202211599037.1

申请日：2022-12-12

Applicant: 清华大学

Inventor： 李学清 ,  尹国栋 ,  陈仲豪 ,  杜禧瑞 ,  王宸 ,  曾令安 ,  刘勇攀 ,  杨华中

IPC: G11C11/413 ,  G11C11/412 ,  G06N3/063

Abstract: 本公开涉及一种存内计算装置、神经网络加速器、电子设备，所述存内计算装置包括：多个只读存储器件、多个电流源及控制模块，其中，每个只读存储器件的存储端均连接于相应的电流源的一端，电流源的另一端用于接收预设电压，以实现数据存储；每个只读存储器件的控制端与相应的控制字线连接，用于接收待计算数据；每个只读存储器件的输出端用于通过计算位线输出结果数据；所述控制模块，用于通过所述控制字线选择相应的只读存储器件进行操作，以输出所述结果数据。本公开实施例利用只读存储器件实现存内计算装置，充分利用只读存储器的高密度特性，提高存内计算的面积效率，进而减少乃至消除因内存访问而导致的不必要能量开销。

公开(公告)号：CN116343866A

公开(公告)日：2023-06-27

申请号：CN202211728423.6

申请日：2022-12-30

Applicant: 清华大学

Inventor： 李学清 ,  廖天羽 ,  尹国栋 ,  杜禧瑞 ,  陈一鸣 ,  唐文骏 ,  李旻谚 ,  周沐风 ,  刘勇攀 ,  杨华中

IPC: G11C15/04 ,  G11C7/18

Abstract: 本公开涉及一种内容可寻址存储装置、存储器及电子设备，所述装置包括：多个存储单元，每个存储单元包括只读存储器件、电容，只读存储器件包括第一输入端、第二输入端和输出端，只读存储器件的输出端和所述电容的第一端相连，所述只读存储器件通过第一输入端、第二输入端与输出端的连接关系存储数据；控制模块，连接于各个存储单元，用于：对各个存储单元的只读存储器件的第一输入端、第二输入端进行电压控制，以执行目标操作；根据所述电容的第二端的电压确定所述目标操作的操作结果。本公开实施例基于只读存储器件实现内容可寻址存储装置，可以提高内容可寻址存储装置的面积效率，减少乃至消除因内存访问而导致的不必要能量开销、降低能耗。

公开(公告)号：CN112927738A

公开(公告)日：2021-06-08

申请号：CN202110003980.0

申请日：2021-01-04

Applicant: 清华大学

Inventor： 李学清 ,  尹国栋 ,  杜禧瑞 ,  杨华中 ,  刘勇攀 ,  汪玉

IPC: G11C11/22

Abstract: 本发明公开了一种基于非易失器件的在电荷域进行存内计算的单元电路及阵列电路，其中，单元电路包括一个电容和两个非易失器件，利用非易失器件实现信息的存储，同时单元电路可以完成外部输入和存储的信息之间的逻辑操作；多个单元电路之间通过电气连接的方式组合成若干行若干列的阵列布局，并且对同一列单元电路的逻辑操作的结果进行加权累加计算，并且不同列之间的计算可以并行。本发明所实现的存内计算具有高集成度、低功耗的优点，可以用于神经网络运算的加速等多种应用。