-
公开(公告)号：CN103531232A
公开(公告)日：2014-01-22
申请号：CN201310520212.8
申请日：2013-10-28
Applicant: 安徽大学
IPC: G11C15/04
Abstract: 本发明公开了一种高性能混合型内容可寻址存储器控制单元，该控制单元包括：反相器、PMOS管P0、NMOS管N2、NMOS管N3、NMOS管N4与NMOS管N5；其中，所述PMOS管P0的漏极与所述NMOS管N3的漏极相连，且所述PMOS管P0的栅极与所述NMOS管N2的漏极、所述NMOS管N3的栅极及所述NMOS管N4的漏极相连；所述NMOS管N2的栅极经由反相器与所述NMOS管N4的栅极以及所述NMOS管N5的栅极相连。通过采用本发明公开的控制单元，增强了匹配线稳定性和提高放电速度。
-
公开(公告)号：CN103400597A
公开(公告)日：2013-11-20
申请号：CN201310316948.3
申请日：2013-07-25
Applicant: 安徽大学
IPC: G11C15/00
Abstract: 本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。
-
公开(公告)号：CN102857525A
公开(公告)日：2013-01-02
申请号：CN201110177783.7
申请日：2011-06-28
Applicant: 安徽大学
IPC: H04L29/08
Abstract: 本发明公开了一种基于随机游走策略的社区发现方法，其主要包括网络初始化、随机游走和社区倾向性分析三部分内容。本发明的特征在于其解决了现有社区发现方法的以下问题：1)只能得到网络在某个单一层次下的社区结构，而不能完整地给出网络在多个层次下的社区划分状况；2)划分具有重叠社区结构的网络时显得力不从心，并且所获得社区的质量也不是很高；3)没有对重叠社区中具有多重身份的节点进行定量地分析。总之，本发明不仅可以发现网络中的重叠社区，而且也能发现网络在不同层次下的社区结构。并且在该方法中，引入的社区倾向性的概念，使重叠社区的定量分析成为了可能。
-
公开(公告)号：CN102592661A
公开(公告)日：2012-07-18
申请号：CN201210052508.7
申请日：2012-03-02
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种SRAM位线漏电流补偿电路，作为SRAM电路的辅助电路，包括两个完全相同的补偿电路共同实现对SRAM主电路的辅助补偿。每个补偿电路设有两个输入∕输出端，一个控制信号CON，用于控制位线漏电流补偿电路的工作模式，每个电流补偿电路包括5个PMOS管和6个NMOS管，补偿电路在正常工作状态下通过检测主电路中两根位线上的电位变化率的变化情况，自动让主电路中放电较慢的一端位线信号放电更慢，让主电路中放电较快的一端位线信号放电更快，从而消除SRAM位线上较大漏电流对主电路的影响，为后续电路信号的正确识别提供帮助。
-
公开(公告)号：CN102592650A
公开(公告)日：2012-07-18
申请号：CN201210035924.6
申请日：2012-02-17
Applicant: 安徽大学
Abstract: 一种高速低功耗自关断位线灵敏放大器，包括预充电模块、平衡电路模块、使能电路模块、交叉耦合反相器模块、输入电路模块、自关断位线模块,本发明采用输入输出分离结构，与传统的共用输入输出结构灵敏放大器相比，避免了在检测信号期间，输出端电容对位线进行放电，大大降低了位线间形成额定电压差的时间，减小了灵敏放大器的延时，提高了灵敏放大器的反应速度；另外，预充电操作采用将灵敏放大器的两输出端通过预充管放电到“0”，与传统灵敏放大器预充电操作是将输出端预充到VDD相比，节约了预充电功耗，从而降低了灵敏放大器的总功耗。
-
Patent Agency Ranking
公开(公告)号：CN1398107A
公开(公告)日：2003-02-19
申请号：CN01113790.8
申请日：2001-07-12
Applicant: 安徽大学
Abstract: 一种脱机便携式扫描仪，由扫描头和控制电路构成，其特征是所述控制电路包括：CPU单元、存储单元、扫描头信号单元、扫描头开关单元以及采用直接通讯的RS－232接口及其电平转换电路。本发明是将扫描的图形、图象和文字数据进行存储，存储后的数据可随时输入计算机中做进一步处理。可脱离计算机独立完成扫描工作，适应性强、成本低、质量高。
-
公开(公告)号：CN118487600A
公开(公告)日：2024-08-13
申请号：CN202410947080.5
申请日：2024-07-16
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种单端输入的精度可配置的SAR‑ADC及其芯片。支持对输入的信号电压按照不同的精度等级进行量化。该SAR‑ADC包括CDAC电容阵列、比较电路和异步逐次逼近逻辑电路三个部分，其中，CDAC电容阵列通过切换各个电容底极板的电压调整输出的参考电压VP的大小；比较电路采用带失调校准电路的两级比较器；异步逐次逼近逻辑电路用于对CDAC电容阵列的输出进行调整，并对比较电路的运行状态进行切换，进而使得整个电路对输出的信号电压的量化精度可以在3‑6bit的范围内进行自由配置。本发明解决了现有存内计算电路因依赖多种ADC电路来实现不同精度量化而带来的计算效率和功耗缺陷。
-
公开(公告)号：CN118248193B
公开(公告)日：2024-07-30
申请号：CN202410659565.4
申请日：2024-05-27
Applicant: 安徽大学
IPC: G11C11/419 , G11C7/10 , G11C7/24
Abstract: 本发明属于集成电路领域，具体涉及一种基于参考电路动态匹配的高可靠性存内计算电路、芯片。该电路包括基于SRAM单元构成的存算阵列以及各种外围电路。存算阵列中的各个SRAM单元采用具有双字线的SRAM单元；按奇数行和偶数行将存算阵列中的SRAM单元分为两类，一类全作为计算单元，另一类全作为量化单元。存算阵列中每列的两条位线连接在一个SA上。按列运算过程中，各计算单元的计算电压输出到一侧位线，量化阶段选择与计算行临界的量化行，参考电压输出到另一侧位线。该方案可以克服位线寄生因素的影响，进而提高电路的可靠性。此外，本发明还特别选择7T‑SRAM单元构成存算阵列，以克服电路读破坏的问题。
-
公开(公告)号：CN118312468A
公开(公告)日：2024-07-09
申请号：CN202410735739.0
申请日：2024-06-07
Applicant: 安徽大学
IPC: G06F15/78 , G11C11/417 , G06F7/523 , G11C7/18 , G11C8/14
Abstract: 本发明属于集成电路技术领域，具体涉及一种带符号乘法的存内运算电路及其CIM芯片。存内运算电路包括至少一列运算单元，运算单元包括权重存储部分和计算部分；权重存储部分采用具有双字线的SRAM单元；计算部分的电路连接关系为：P1和N3的漏极连接在计算位线CBL上；N3的栅极接位线BL，P1的栅极接位线BLB；N3的源极与N4的漏极相连；P1的源极与P2的漏极相连；N4的栅极接输入字线INN；P2的栅极接输入字线INP；N4的源极接VSS；P2的源极接VDD；电容C连接在CBL和VSS之间；该方案解决了现有各类具有带符号乘法与乘累加运算功能的CIM电路普遍存在的面积开销大，运算效率低的问题。
-
公开(公告)号：CN118280408A
公开(公告)日：2024-07-02
申请号：CN202410706157.X
申请日：2024-06-03
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明属于静态随机存储器领域，具体涉及一种具有施密特结构的混合型14T‑SRAM单元及其对应的SRAM电路和存储芯片。14T‑SRAM单元由4个P型TFET晶体管，8个N型TFET晶体管，以及2个NMOS管构成。其中，本发明通过8个TFET晶体管构成施密特反相器，两个反相器构成存储单元中的锁存结构。由于锁存结构采用施密特反相器设计，可以提高单元的保持和读噪声容限。方案中采用了打断锁存结构的方式，提高了单元的写速度和写噪声容限；采用漏极电压始终不低于源极电压的NTFET作为传输控制管，消除TFET的正向偏置电流，降低电路的静态功耗。此外，本发明还对部分晶体管在单元内和阵列中进行复用，以提升电路集成度。
-
-
-
-
-
-
-
-
-
Search Results
227
records
(took 0.02 seconds)
