公开(公告)号：CN118280408B

公开(公告)日：2024-08-23

申请号：CN202410706157.X

申请日：2024-06-03

Applicant: 安徽大学

Inventor： 卢文娟 ,  王闯 ,  彭春雨 ,  胡薇 ,  戴成虎 ,  赵强 ,  吴秀龙 ,  陈军宁

IPC: G11C11/412 ,  G11C11/417

Abstract: 本发明属于静态随机存储器领域，具体涉及一种具有施密特结构的混合型14T‑SRAM单元及其对应的SRAM电路和存储芯片。14T‑SRAM单元由4个P型TFET晶体管，8个N型TFET晶体管，以及2个NMOS管构成。其中，本发明通过8个TFET晶体管构成施密特反相器，两个反相器构成存储单元中的锁存结构。由于锁存结构采用施密特反相器设计，可以提高单元的保持和读噪声容限。方案中采用了打断锁存结构的方式，提高了单元的写速度和写噪声容限；采用漏极电压始终不低于源极电压的NTFET作为传输控制管，消除TFET的正向偏置电流，降低电路的静态功耗。此外，本发明还对部分晶体管在单元内和阵列中进行复用，以提升电路集成度。

公开(公告)号：CN118280408A

公开(公告)日：2024-07-02

申请号：CN202410706157.X

申请日：2024-06-03

Applicant: 安徽大学

Inventor： 卢文娟 ,  王闯 ,  彭春雨 ,  胡薇 ,  戴成虎 ,  赵强 ,  吴秀龙 ,  陈军宁

IPC: G11C11/412 ,  G11C11/417

Abstract: 本发明属于静态随机存储器领域，具体涉及一种具有施密特结构的混合型14T‑SRAM单元及其对应的SRAM电路和存储芯片。14T‑SRAM单元由4个P型TFET晶体管，8个N型TFET晶体管，以及2个NMOS管构成。其中，本发明通过8个TFET晶体管构成施密特反相器，两个反相器构成存储单元中的锁存结构。由于锁存结构采用施密特反相器设计，可以提高单元的保持和读噪声容限。方案中采用了打断锁存结构的方式，提高了单元的写速度和写噪声容限；采用漏极电压始终不低于源极电压的NTFET作为传输控制管，消除TFET的正向偏置电流，降低电路的静态功耗。此外，本发明还对部分晶体管在单元内和阵列中进行复用，以提升电路集成度。