可降低写操作电压的非易失性存储元件及制造方法

    公开(公告)号:CN106299110B

    公开(公告)日:2019-04-05

    申请号:CN201510319379.7

    申请日:2015-06-11

    Applicant: 复旦大学

    Inventor: 林殷茵 刘佩

    Abstract: 本发明属于非易失性存储器技术领域,提供了一种可降低写操作电压的非易失性存储元件及制造方法。本发明的非易失性存储元件,包括:倒锥状第一电极;存储介质层,其包括第一部分和第二部分,其中所述第一部分贴附在倒锥状第一电极的外侧面上,所述第二部分与所述倒锥状第一电极的外侧面非平行设置以至于与所述第一部分连接并形成夹角;以及第二电极,其形成在所述存储介质层的第一部分与第二部分之间形成的所述夹角的内侧。本发明的非易失性存储元件通过在第一电极和第二电极之间形成存储介质层的夹角结构,写操作电压得到降低且均匀,制备简单、成本低。

    磁性存储装置及方法
    103.
    发明授权

    公开(公告)号:CN105097007B

    公开(公告)日:2017-11-17

    申请号:CN201410172835.5

    申请日:2014-04-25

    Abstract: 本发明实施例提供一种磁性存储装置及方法,磁性存储装置包括:包含至少一个磁畴区的磁性存储轨道,用于存储写入的磁畴;第一写装置,用于在所述磁畴区写入磁畴;第二写装置,用于在所述磁畴区写入与所述第一写装置写入方向垂直的磁畴。能够实现多级存储,提高磁性存储装置的存储量。

    一种与阻值相关的读参考电流的产生方法

    公开(公告)号:CN106448736A

    公开(公告)日:2017-02-22

    申请号:CN201510476725.2

    申请日:2015-08-06

    Applicant: 复旦大学

    Inventor: 薛晓勇 林殷茵

    Abstract: 本发明属于集成电路技术领域,涉及一种与阻值相关的读参考电流产生方法,具体涉及一种应用于用阻值高低表征逻辑值的存储器的动态读参考电流的产生方法,该动态读参考电流是通过采用一个高阻参考单元和一个低阻参考单元的读电流之和减去被读单元的读电流来产生。相比传统做法中采用一个高阻参考单元和一个低阻参考单元的读电流的平均作为读参考电流,本发明所提出的动态读参考电流能够增加被读单元的读电流与读参考电流之间的差值,有利于提高读速度和减小出错率。

    可双重预充电的PUF存储器及其密码生成方法

    公开(公告)号:CN106297863A

    公开(公告)日:2017-01-04

    申请号:CN201610644142.0

    申请日:2016-08-09

    Applicant: 复旦大学

    Abstract: 本发明属于信息安全技术领域,具体为一种可双重预充电的PUF存储器及其密码生成方法。本发明PUF存储器包括:非挥发存储阵列,用于产生行选信号和列扫描信号的地址产生模块,地址译码模块,用于产生基准电流的基准电流模块,用于Vref调整的Vref调整模块,预充电电平包括0”和“1”的双重预充电比较模块,用于暂时存储比较结果的存储器模块,以及密码生成模块。本发明还提出比较过程中针对识别不确定单元的读操作流程。本发明针对非挥发-PUF密码生成过程中,电阻差异过小导致的比较器无法识别的现象,利用双重预充电机制确定不确定态的位置信息,并由此生成密码,无需大量循环,无需额外的NVM存储不确定位置,无需在制造阶段进行额外的不确定态筛选工作。

    一种不含温度传感器的多级温度控制自刷新存储设备及其方法

    公开(公告)号:CN103035283B

    公开(公告)日:2016-09-07

    申请号:CN201110295340.8

    申请日:2011-09-29

    Applicant: 复旦大学

    Abstract: 一种多级温度控制自刷新存储设备,包括振荡器(101)、分频器(102)以及DRAM阵列,该设备还包括扩展模式寄存器设置(EMRS)模块(500)、选择电路(300)、多个衬底电压稳定模块(201、202、……20n),分频器(102)将输入频率frq分频成多个输出频率Refrq1,Refreq2,…Refrqn,衬底电压稳定模块(201、202、……20n)产生DRAM保持期间的衬底电压VBB1、VBB2、……VBBn,扩展模式寄存器设置(EMRS)模块(500)通过写入编码信号Code,即外部设置码,生成选择信号Refsel,提供给选择电路(300),选择电路模块300在扩展模式寄存器设置(EMRS)模块(500)的设置控制下从(VBB1,Refrq1)、(VBB2,Refrq2)、……(VBBn,Refrqn)中选择一组输出到DRAM阵列的刷新频率Refrq和晶体管衬底电压VBB上。

    集成于集成电路的后端结构的电阻型存储器及其制备方法

    公开(公告)号:CN103474570B

    公开(公告)日:2016-03-30

    申请号:CN201210185390.5

    申请日:2012-06-06

    Applicant: 复旦大学

    Inventor: 林殷茵 刘易

    Abstract: 本发明提供集成于集成电路的后端结构的电阻型存储器及其制备方法,属于存储器技术领域。该电阻型存储器集成在后端结构中,对用于形成垂直电极的通孔,通孔周围的介质层被部分地水平横向刻蚀以形成一个或多个水平沟槽,水平沟槽被用来定义形成存储功能层,并且在所述水平沟槽中依次形成用于形成肖特基二极管的半导体层、金属水平电极。该电阻型存储器实现了三维的堆叠排列、密度高、制备效率高、成本低、功耗低的特点。

    低功耗静态存储器SRAM
    110.
    发明授权

    公开(公告)号:CN102867541B

    公开(公告)日:2016-03-30

    申请号:CN201110188458.0

    申请日:2011-07-05

    Applicant: 复旦大学

    Inventor: 林殷茵 薛晓勇

    Abstract: 本发明属于存储器技术领域,提出一种减少漏电流的静态存储器SRAM系统,包括读写电路、ECC检错纠错电路、电压调节器、偏压管和存储单元阵列,电压调节器控制偏压管降低或增加存储单元阵列的电源电压;读写电路,用于当电源电压恢复到active模式,读取存储单元阵列内容,并将内容发送到ECC检错纠错电路;ECC检错纠错电路,用于检错纠错,并将改正后的值通过读写电路写回存储单元阵列。本发明采用ECC检测处于standby模式下SRAM各个阵列的单元值,在保证hold不出错的情况下尽可能降低阵列的电源电压或者抬高阵列的地线电压,以尽可能降低漏电,实现极低功耗。

Patent Agency Ranking