-
公开(公告)号：CN102543886B
公开(公告)日：2014-09-03
申请号：CN201210001500.8
申请日：2012-01-05
Applicant: 复旦大学
IPC: H01L21/8247 , H01L21/336
CPC classification number: H01L29/7391 , H01L29/8616
Abstract: 本发明属于半导体存储器器件制造技术领域，具体公开了一种栅控二极管半导体存储器器件的制造方法。本发明中，当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构；而浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明工艺过程简单、制造成本低，所制造的栅控二极管存储器器件具有大驱动电流、小亚阈值摆幅的优点，可以降低芯片功耗。本发明通过低温工艺生产，特别适用于基于柔性衬底的半导体器件以及平板显示、浮栅存储器等器件的制造中。
-
公开(公告)号：CN102437060B
公开(公告)日：2014-06-11
申请号：CN201110410865.1
申请日：2011-12-12
Applicant: 复旦大学
IPC: H01L21/336
CPC classification number: H01L29/7391 , H01L29/0657 , H01L29/0895 , H01L29/517 , H01L29/66356
Abstract: 本发明属于半导体器件制造技术领域，具体为一种U型沟道的隧穿场效应晶体管的制造方法。U型沟道结构能够有效地延长晶体管的沟道长度，抑制晶体管中漏电流的产生，降低芯片功耗。本发明所提出的U型沟道的隧穿场效应晶体管的制造方法能够实现极窄的U型沟道，并克服由光刻引入的对准偏差，提高芯片的集成度。
-
公开(公告)号：CN103490007A
公开(公告)日：2014-01-01
申请号：CN201310449102.7
申请日：2013-09-28
Applicant: 复旦大学
CPC classification number: H01L43/12 , G11C11/16 , G11C2213/35
Abstract: 本发明属于半导体器件技术领域，具体涉及一种基于石墨烯纳米带的自旋阀及其制备方法。本发明采用石墨烯作为沟道材料，采用氢等离子体刻蚀，控制石墨烯宽度方向减小形成石墨烯纳米带，并氢化边缘碳原子；采用氧等离子体刻蚀，控制石墨烯宽度方向减小形成石墨烯纳米带，并氧化边缘碳原子，从而得到石墨烯纳米带的功能器件。理论计算表明制备的器件具有自旋阀的效果，可以应用于自旋存储器中。
-
公开(公告)号：CN103489870A
公开(公告)日：2014-01-01
申请号：CN201310449103.1
申请日：2013-09-28
Applicant: 复旦大学
IPC: H01L27/115 , H01L29/51 , H01L29/792 , H01L29/12
Abstract: 本发明属于半导体器件技术领域，具体为一种基于氧化石墨烯的柔性电荷陷阱存储器及其制备方法。本发明依托于原有的电荷陷阱存储器三层结构，即隧穿层/电荷陷阱层/控制栅介质层结构，利用柔性衬底作为基底，采用氧化石墨烯取代了传统的电荷陷阱层。具体制备步骤为：使用低温原子层淀积方法，先在柔性衬底上淀积介质隧穿层，再在室温条件下旋涂氧化石墨烯，然后同样采用低温原子层淀积技术生长控制栅介质。本发明的优点是使用低温原子层淀积技术和室温旋涂氧化石墨烯的工艺，利用氧化石墨烯的特性，在保证擦写窗口的同时，大大降低了工艺热预算，为未来柔性电子器件提供了一种切实可靠的方案。
-
公开(公告)号：CN103474392A
公开(公告)日：2013-12-25
申请号：CN201310405900.X
申请日：2013-09-09
Applicant: 复旦大学
IPC: H01L21/768 , C23C14/16 , C23C14/54
Abstract: 本发明属于集成电路铜互连工艺技术领域，具体涉及一种钌薄膜的制备方法。本发明方法包括利用等离子体增强原子层淀积工艺制备钌薄膜，再对所制得的钌薄膜进行高温退火处理。等离子体增强原子层淀积工艺可以在纳米级精确地控制钌薄膜的生长厚度，并且所制备的钌薄膜在大面积范围内具有好的均匀性，而高温退火工艺可以实现氧化钌向钌的转变，增加钌薄膜的纯度。本发明的钌薄膜的制备方法还可以减少钌薄膜的制备时间，降低时间成本。
-
Patent Agency Ranking
公开(公告)号：CN102593065B
公开(公告)日：2013-11-27
申请号：CN201210066084.X
申请日：2012-03-14
Applicant: 复旦大学
IPC: H01L21/8256 , H01L21/443
Abstract: 本发明属于半导体集成电路技术领域，具体为一种背栅薄膜晶体管存储器的制备方法。本发明主要步骤有：采用重掺杂的P型单晶硅片为衬底，并作为栅的引出电极；采用ALD方法生长Al2O3薄膜，用作存储器的电荷阻挡层；用ALD淀积金属纳米晶，作电荷俘获层；采用ALD的方法淀积SiO2/HfO2/Al2O3叠层结构，用作存储器的隧穿层；采用ALD的方法淀积IGZO薄膜，通过光刻和湿法刻蚀工艺形成有源区，用作导电沟道；通过光刻工艺形成源、漏区域，然后淀积一层金属，并结合lift-off技术，完成源、漏极的加工。本发明能很好地调控沟道的电学特性，提高存储器性能的大面积均匀性，并可改善存储器的数据保持特性和耐受性等可靠性。
-
公开(公告)号：CN102222697B
公开(公告)日：2013-07-10
申请号：CN201110177198.7
申请日：2011-06-28
Applicant: 复旦大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明属于量子效应器件技术领域，具体涉及一种基于电子隧穿的栅控金属-绝缘体器件。本发明包括：一个半导体衬底，位于半导体衬底之上的源极、漏极、源掺杂区、隧穿绝缘体层、金属层；所述的金属层、隧穿绝缘体层与半导体衬底构成一个MIS结构；还包括：位于半导体衬底之上所述MIS结构一侧的栅极，以及位于MIS结构与所述栅极之间的栅绝缘体层。本发明采用平台工艺制作了一种基于量子隧穿效应的类似MOSFET（MOS-like）的器件，通过对MOS-like器件施加合适的偏压，可以控制其隧穿效率，减小反向电流，提高亚阈值摆幅性能。
-
公开(公告)号：CN103151383A
公开(公告)日：2013-06-12
申请号：CN201310072169.3
申请日：2013-03-06
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明属于半导体器件技术领域，具体涉及一种具有叠层结构的U型沟道隧穿晶体管及其制备方法。本发明通过外延生长的方法在隧穿晶体管的锗化硅源区下面形成一层与锗化硅源区掺杂类型相反的高掺杂硅层，锗化硅相对于硅具有更窄的禁带宽度，因此可以提高源区和沟道区之间的能带弯曲程度，进而能够减小隧穿长度、提高隧穿效率。本发明所提出的具有叠层结构的U型沟道隧穿晶体管可以在不影响关断电流的情况下大幅度提高开启电流，降低亚阈值摆幅。
-
公开(公告)号：CN102082119B
公开(公告)日：2013-04-10
申请号：CN201010545411.0
申请日：2010-11-16
Applicant: 复旦大学
IPC: H01L21/768 , H01L21/312
Abstract: 本发明属于集成电路制造技术领域，具体涉及一种选择性淀积钨接触孔或通孔的方法。本发明提出的淀积钨接触孔或通孔的方法，是采用原子层淀积方法，进行选择性淀积。该方法可以得到高保形性、高台阶覆盖率的钨薄膜，而且，原子层淀积生长的钨薄膜与扩散阻挡层有良好的接触，可以有效克服接触孔和通孔出现的空洞问题，提供较低且稳定的电阻。同时，选择性地淀积钨薄膜，可以避免不必要的钨的淀积，节省钨材料，并大大减少钨化学机械抛光的研磨量，简化生产工艺，提高生产效率。
-
公开(公告)号：CN103000513A
公开(公告)日：2013-03-27
申请号：CN201210554308.1
申请日：2012-12-19
Applicant: 复旦大学
IPC: H01L21/311
Abstract: 本发明属于超大规模集成电路制造技术领域，具体为一种多孔低介电常数材料SiCOH薄膜的刻蚀方法。本发明以CF3I和C4F8作为多孔SiCOH薄膜的主要刻蚀气源，并添加O2作为氧化剂，通过调节刻蚀各气源的流量比，实现对多孔低介电常数SiCOH薄膜的高效刻蚀。刻蚀后所获得的薄膜受损伤程度较小、残留杂质浓度很低，并且具有优越的图案保形性能，适用于45nm以下的超大规模集成电路制造工艺。
-
-
-
-
-
-
-
-
-
Search Results
239
records
(took 0.024 seconds)
