公开(公告)号：CN107300663B

公开(公告)日：2023-10-03

申请号：CN201710544614.X

申请日：2017-07-06

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 景昌忠 ,  杨毓敏 ,  吴云云 ,  陈斌 ,  刘宁 ,  王欢 ,  王晶 ,  王毅

IPC: G01R31/26

Abstract: 一种半导体结温测试装置及其测试方法。涉及电子器件测试领域，尤其涉及一种半导体结温测试装置及其测试方法。提供了一种能够直接测得半导体结温，测得结温误差小，能真实反映半导体二极管的真实性能的半导体结温测试装置及其测试方法。包括二极管安置位和恒流源，所述二极管安置位连接恒流源，还包括半导体特性测试仪，所述半导体特性测试仪并联于二极管安置位的两端，所述二极管安置位上设有二极管。所述二极管安置位包括绝缘的基座，在所述基座上设有一对卡位，二极管的接线端卡合在所述卡位上；本发明具有能够直接测得半导体结温，测得结温误差小，能真实反映半导体二极管的真实性能的优点。

公开(公告)号：CN106449773B

公开(公告)日：2023-09-08

申请号：CN201610888988.9

申请日：2016-10-11

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 周祥瑞 ,  冷德武 ,  王毅

IPC: H01L29/872 ,  H01L29/47 ,  H01L21/329

Abstract: 本发明涉及一种GaN基肖特基二极管结构及其制作方法，特征是：包括衬底、位于衬底上的GaN层、位于GaN层上的AlGaN层、阴极金属和阳极金属，阴极金属同时与GaN层和AlGaN层欧姆接触，阳极金属设置于AlGaN层上表面，阳极金属与AlGaN层肖特基接触。在所述衬底和GaN层之间设有缓冲层。本发明所述GaN基肖特基二极管结构，在衬底基板第一主面设有AlGaN层，在AlGaN层和衬底基板之间设有GaN层；在本体左侧设有欧姆接触电极（Cathode），欧姆接触电极同时与AlGaN和GaN层形成欧姆接触；在本体右侧设有肖特基接触电极（Anode）。如果在肖特基接触电极（Anode）增加一定的电压，在AlGaN层和GaN层的接触表面会形成电子通道。

公开(公告)号：CN116504631A

公开(公告)日：2023-07-28

申请号：CN202310421714.9

申请日：2023-04-19

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 代书雨 ,  傅信强 ,  周理明 ,  徐峰 ,  王毅

IPC: H01L21/335 ,  H01L29/778

Abstract: 一种自对准栅金属增强型GaN‑HEMT器件及其制备方法。涉及半导体技术领域。本发明提出的一种自对准栅金属增强型GaN‑HEMT器件的制备方法，具有以下优点：采用自对准工艺制备栅极，使栅金属边缘和P‑GaN边缘对齐；1、避免了由于光刻的精度、对齐误差导致肖特基金属和P‑GaN位置偏差，造成肖特基金属部分挂在P‑GaN侧壁，与AlGaN势垒层接触，形成漏电通道；2、避免了部分P‑GaN上方不存在肖特基金属，以及该现象造成的减弱栅极对器件的控制能力，影响器件的跨导，减弱栅下导电通道的能力，影响器件的通流能力的问题，显著提高了器件的栅极控制能力和电流密度值。

公开(公告)号：CN115985939A

公开(公告)日：2023-04-18

申请号：CN202211737278.8

申请日：2022-12-31

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 王正 ,  杨程 ,  王毅

IPC: H01L29/06 ,  H01L21/329 ,  H01L29/16 ,  H01L29/872

Abstract: 一种终端沟槽结构的碳化硅二极管及其制备方法，涉及碳化硅二极管器件。包括从下而上依次连接的背面加厚金属、背面欧姆接触金属、碳化硅衬底和碳化硅外延层；所述碳化硅外延层上设有交替设置的P型扩散区和P型分压环；所述碳化硅外延层的一侧设有从下而上依次设置的正面接触金属和正面加厚金属；所述碳化硅外延层的另一侧设有伸入正面接触金属下方的场氧；所述场氧的上方设有延伸至正面加厚金属上方的钝化层。具体的，所述钝化层包括从下而上依次设置的无机钝化层和有机钝化层。具体的，所述碳化硅衬底和碳化硅外延层导电类型均为N型。具体的，若干所述P型扩散区的间距相同。本发明很大程度上增强了器件的反向耐压性能。

公开(公告)号：CN113927121B

公开(公告)日：2023-02-24

申请号：CN202111201563.3

申请日：2021-10-15

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 耿印 ,  景昌忠 ,  王毅

IPC: B23K3/06 ,  B23K3/08 ,  H05K3/34

Abstract: 基于波峰焊机的光伏模块二极管预储锡装置。涉及半导体技术领域，具体涉及光伏模块二极管。包括机械臂和波峰焊机，所述机械臂设置在所述波峰焊机的上方，在所述机械臂的夹持端还设有光伏模块二极管储锡治具，在所述波峰焊机的熔锡池顶面还罩设有送锡罩壳，所述送锡罩壳与所述波峰焊机熔锡池顶面之间密封；所述光伏模块二极管储锡治具包括背板和盖板，所述背板的背面固定连接所述机械臂的夹持端，所述背板的正面设有若干组凹槽。本发明通过波峰进行储锡，可以有效控制储锡厚度，锡料外观，均匀性高度一致，杜绝了散热片变形情况的，极大提高产品良率，降低锡的耗用，同时厚度可以做到精准的调节，对于组建厂的焊接极为方便，高效。

公开(公告)号：CN115548099A

公开(公告)日：2022-12-30

申请号：CN202211311659.X

申请日：2022-10-25

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 吴迪 ,  游佩武 ,  张凡文 ,  王毅

IPC: H01L29/06 ,  H01L21/762

Abstract: 增强反向雪崩能力的半导体器件及制备方法，涉及功率器件。包括：N‑层；有源区，所述有源区位于N‑层的端部，从所述N‑层顶面向下延伸；分压环，所述分压环与有源区间隔设置，从所述N‑层顶面向下延伸；氧化层，所述氧化层设置在所述N‑层的上方；沟槽区，所述沟槽区从所述氧化层的顶面向下穿过所述分压环并延伸至所述N‑层内；和沟槽介质层，所述沟槽介质层附着于所述沟槽区，从所述N‑层的顶面向下延伸。本发明将沟槽区限定在分压环上，调整分压环和有源区的距离，确保最强电场在分压环上，在反向时电流从主结（有源区）走，与最强电场分开，同时不与槽内介质层接触，从而提高了产品的反向雪崩能力。

公开(公告)号：CN115206799A

公开(公告)日：2022-10-18

申请号：CN202210956727.1

申请日：2022-08-10

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 唐红梅 ,  孙培 ,  王毅

IPC: H01L21/3213 ,  H01L21/329 ,  C23C14/18 ,  C23C14/24 ,  C23C14/58 ,  C23F1/02 ,  C23F1/26 ,  C23G1/10

Abstract: 一种顶层是金属镍的腐蚀工艺。本发明用PBE腐蚀液和新的腐蚀流程加工，PBE腐蚀液主要是腐蚀Ni表面的氧化镍，再用NiAg腐蚀液腐蚀纯Ni金属。腐蚀液（PBE）成分：冰乙酸（CH3COOH）：硝酸（HNO3）：氢氟酸（HF）=3.7%：2%：8.9%。PBE不仅能腐蚀氧化层，它同时也可以腐蚀Ti,下层金属Ti也主要靠PBE腐蚀。腐蚀流程中PBE腐蚀10S后，将表面氧化镍腐蚀干净，然后不冲水，直接提到NiAg腐蚀液中将表面Ni腐蚀干净，提出冲水，接着腐蚀下层金属Ti。本发明具有加工简便，氧化镍腐蚀干净高效等特点。

公开(公告)号：CN114864663A

公开(公告)日：2022-08-05

申请号：CN202210464002.0

申请日：2022-04-29

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 刘圣前 ,  杨程 ,  王毅

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/872 ,  H01L21/329 ,  H01L23/31

Abstract: 一种碳化硅肖特基二极管及其制造方法。涉及半导体领域。包括设置于碳化硅衬底正面的外延层和背面的欧姆接触电极；所述欧姆接触电极上设有下金属层；还包括：P型掺杂区，所述P型掺杂区从外延层的顶部向下延伸；场氧一，所述场氧一设置在所述外延层的顶部；场氧二，所述场氧二设置在所述外延层的顶部，位于所述场氧一的侧部，正面金属接触电极，所述正面金属接触电极设置在所述P型掺杂区的上方，侧部与场氧一连接；上金属层，所述上金属层设置在所述正面金属接触电极的上方；本发明减小了器件表面受外来电荷或电场的影响，可以有效的保护器件耐压长期稳定性和可靠性。

公开(公告)号：CN112698174B

公开(公告)日：2022-05-27

申请号：CN202011420743.6

申请日：2020-12-08

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 郑晓波 ,  赵晓非 ,  王毅

IPC: G01R31/26

Abstract: 一种肖特基芯片IV不良曲线的测试筛选方法,涉及一种芯片测试工艺。测试盒给出50uA、100uA和500uA的反向电流，测试反向电压，并分别记录其反向电压数值为C、A和B；然后测试盒给出1mA的反向电流、10mA的正向电流、100mA的正向电流、1A的正向电流、3A的正向电流、5A的正向电流；计算|A‑B|的绝对值，设其绝对值为D；当数值D大于1时，IV曲线不良当数值D小于1时，IV曲线不存在异常；本发明步骤可快速、自动的对SBD芯片进行全检，降低了在客户端使用时产生曲线异常的概率。

公开(公告)号：CN114242663A

公开(公告)日：2022-03-25

申请号：CN202111500130.8

申请日：2021-12-09

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 赵成 ,  王毅

IPC: H01L23/14 ,  H01L21/48 ,  H01L29/739

Abstract: 一种IGBT低应力封装结构及制备方法。提供了一种便于释放所受到的热应力或机械应力，避免由此产生的绝缘衬底整体翘曲或断裂以及对芯片和芯片焊料层的作用而导致器件性能的劣化与失效的一种IGBT低应力封装结构及制备方法。包括自下而上依次叠合的基板、绝缘衬底基板和芯片；所述绝缘衬底基板包括依次键合的上金属层、绝缘衬底和下金属层；所述绝缘衬底包括若干绝缘基片，若干所述绝缘基片分别呈正十字形结构，并交错组合。所述绝缘基片的各个边的边长相等。各所述绝缘基片相邻的侧面相互贴合。本发明避免所述应力对芯片和芯片焊料层的作用而导致器件性能的劣化乃至失效，可应用于大尺寸、大功率的IGBT器件或功率模块。