公开(公告)号：CN116247094A

公开(公告)日：2023-06-09

申请号：CN202310211017.0

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种具有抑制衬底漏电结构的GaNHEMT器件，包括：衬底，以及形成于衬底上的缓冲层；第一P+型掺杂区与第一N+型掺杂区；其中，第一P+型掺杂区形成于缓冲层中；第一N+型掺杂区形成于部分第一P+型掺杂区的表层，且第一P+型掺杂区包裹第一N+型掺杂区；GaNHEMT结构；形成于缓冲层的顶端；其中，GaNHEMT结构包括栅极金属层与漏极金属层；栅极金属层与漏极金属层沿水平方向排列；其中，第一N+型掺杂区覆盖漏极金属层的下方区域，且延伸到第一掺杂区域；第一掺杂区域表征了栅极金属层与漏极金属层之间的下方区域。该方案解决了缓冲层产生漏电通道导致的器件的漏电流的加剧的问题，进而避免出现器件提前击穿现象，实现了器件性能的提高。

公开(公告)号：CN115882952A

公开(公告)日：2023-03-31

申请号：CN202211496860.X

申请日：2022-11-25

Applicant: 复旦大学

Inventor： 余建军 ,  王晨

IPC: H04B10/516 ,  H04L27/34

Abstract: 本发明涉及一种概率整形四维编码调制方法，包括以下步骤：S1、对原始二进制数据序列进行预处理，得到二维编码矩阵，并分区设置编码校验位和编码标志位的预设值；S2、基于翻转规则对二维编码矩阵进行比特翻转，并重设编码标志位，得到翻转后的二维编码矩阵，并调整整形程度因子，实现特定的概率分布；S3、对调整后的二维编码矩阵进行分集设置编码，重设编码校验位，并将翻转后的二维编码矩阵对应的传输星座图分为多个集合，得到分集后的二维编码矩阵；S4、以分集后的二维编码矩阵的列为基本单元，重新并串转换恢复到传输数据序列，并映射成为传输符号。与现有技术相比，本发明具有复杂度低等优点。

公开(公告)号：CN115765876A

公开(公告)日：2023-03-07

申请号：CN202211365210.1

申请日：2022-11-03

Applicant: 复旦大学

Inventor： 余建军 ,  周雯 ,  王凯辉 ,  孔淼 ,  桑博涵 ,  王晨

IPC: H04B10/2507 ,  G06N3/0442

Abstract: 本发明涉及一种基于改进LSTM非线性均衡器的概率整形信号均衡方法，其特征在于，所述方法包括以下步骤：在光纤传输系统中采样获得传输信号；对传输信号进行预处理；将处理后的传输信号输入以MSE作为损失函数训练好的改进LSTM非线性均衡器中进行非线性补偿，恢复出原始发送符号。与现有技术相比，本发明具有避免过拟合现象，提高模型的泛化能力，有效地补偿了光纤通信中的非线性损伤等优点。

公开(公告)号：CN113964202B

公开(公告)日：2023-01-24

申请号：CN202111196555.4

申请日：2021-10-14

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  张卫 ,  黄自强 ,  王晨

IPC: H01L29/78 ,  H01L21/66 ,  H01L23/544

Abstract: 本发明提供了一种环栅器件制备的测试方法与系统，其中，将拉曼测试装置引入到环栅器件制备的工艺环节，进而，能够在生长外延层后、刻蚀鳍片后、源漏外延(且伪栅极被去除)、释放牺牲层后、HKMG包裹沟道后等至少之一时间点对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小，进而，可在测试中表征出较小尺寸的结构应力，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。

公开(公告)号：CN115548116A

公开(公告)日：2022-12-30

申请号：CN202211255558.5

申请日：2022-10-13

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  樊蓉 ,  杨妍楠 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/20 ,  H01L21/335

Abstract: 本发明提供了一种具有栅极保护功能的GaN HEMT器件结构，该器件包括：GaN HEMT器件；第一成核层；所述第一成核层形成于所述GaN HEMT器件上；以及形成于所述第一成核层上的PN二极管；其中，所述PN二极管包括：分别形成于所述第一成核层上的第一区域与第二区域的p+型GaN层与n+型GaN层；以及形成于所述GaN HEMT器件上的阴极与阳极，所述阴极与所述p+型GaN层相连，所述阳极与所述n+型GaN层相连；所述第一区域与所述第二区域沿第一方向相对，所述第一方向表征了纸平面上水平方向；其中，所述PN二极管的击穿电压小于所述GaN HEMT器件的击穿电压。本发明提供的技术方案解决了传统结构GaN HEMT器件的栅极容易被击穿的问题，实现了保护GaN HEMT器件不被破坏的技术效果。

公开(公告)号：CN115233156A

公开(公告)日：2022-10-25

申请号：CN202210878689.2

申请日：2022-07-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  王晨 ,  徐敏 ,  徐赛生 ,  张卫

IPC: C23C14/06 ,  C23C14/34 ,  H01L39/02 ,  H01L39/24

Abstract: 本发明提供了一种约瑟夫森结制备方法及约瑟夫森结。本发明的约瑟夫森结制备方法，包括以下步骤：向工艺腔内通入氩气和氮气，在氩气和氮气的作用下通过靶材对工艺腔内的约瑟夫森结进行镀膜，得到表面镀有氮化层的约瑟夫森结。本发明的约瑟夫森结金属层镀膜方法的有益效果在于：通过向密闭的工艺腔内通入氩气和氮气，并电离氩气和氮气得到氮离子体和氩离子体，氩离子体轰击工艺腔上侧的靶材得到靶材的原子团，靶材的原子团与氮离子体结合在约瑟夫森结的表面形成一层靶材氮化物，靶材氮化物层的形成能够避免约瑟夫森结的顶层金属层于空气接触，避免顶层金属层氧化，进而能够提升约瑟夫森结的稳定性，降低约瑟夫森结造成的器件扰动频次以及幅度。

公开(公告)号：CN115101475A

公开(公告)日：2022-09-23

申请号：CN202210680809.8

申请日：2022-06-16

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/306 ,  H01L27/088 ,  H01L29/78

Abstract: 本发明提供了一种牺牲层选区刻蚀方法，该方法包括：提供一衬底；在衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于衬底上的间隔堆叠的牺牲层和沟道层；在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；假栅堆叠件包括假栅和沿第二方向形成于假栅的两侧的内隔离层；对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。本发明提供的技术方案，避免了未掺杂区域的牺牲层的横向损失，保证了其完整性，实现了器件性能的进一步提高。

公开(公告)号：CN114937700A

公开(公告)日：2022-08-23

申请号：CN202210682323.8

申请日：2022-06-16

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L29/78 ,  H01L29/10 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；所述第二沟道区包括：形成于所述衬底上的所述第一沟道层。解决了如何利用简洁的工艺制作半导体器件的沟道结构的问题，实现了工艺的简化以及减小器件缺陷的效果。

公开(公告)号：CN112908853B

公开(公告)日：2022-08-16

申请号：CN202110114036.2

申请日：2021-01-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  徐敏 ,  陈鲲 ,  杨静雯 ,  徐赛生 ,  王晨 ,  吴春蕾 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种GAA晶体管及其制备方法、电子设备，其中的制备方法，包括：提供一衬底；在所述衬底上形成外延层，所述外延层包括交替层叠的牺牲层与硅层，其中，所述外延层中与所述衬底相接触的一层为底层牺牲层；刻蚀所述衬底与所述外延层，以形成鳍片；刻蚀所述鳍片中剩余的外延层，以在鳍片的第一侧与第二侧刻蚀出源极区域与漏极区域，其中，刻蚀的最终终点低于所述剩余的外延层中底层牺牲层的最高处，且不低于衬底与底层牺牲层的连接处；鳍片的第一侧与第二侧为鳍片一对相对的两侧；在所述源极区域制作源极，在所述漏极区域制作漏极。

公开(公告)号：CN114335188A

公开(公告)日：2022-04-12

申请号：CN202210001044.0

申请日：2022-01-04

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L29/788 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明公开一种小尺寸的存储器件结构及其制备方法。该小尺寸的存储器件结构包括：衬底，其形成有P阱区、N阱区和U形槽，其中，N阱区位于P阱区上方，U形槽贯穿N阱区；半浮栅介质层，形成在所述U形槽表面并延伸覆盖部分所述N阱区表面，且在N阱区表面形成有窗口；半浮栅，覆盖所述半浮栅介质层并完全填充所述U形槽，且在窗口处与N阱区表面相接触；控制栅介质层，形成在所述半浮栅上表面；控制栅，覆盖所述控制栅介质层；源区和漏区，分别形成在所述控制栅两侧的N阱区中。通过半浮栅晶体管U形槽侧壁寄生的PMOS管对半浮栅区域进行编程，极大地简化了半浮栅晶体管结构和微缩了器件单元尺寸。