公开(公告)号：CN107017286B

公开(公告)日：2020-04-07

申请号：CN201610622326.7

申请日：2016-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明揭露一种半导体元件及其制造方法。半导体元件包含基板、至少一主动区、至少一栅极结构，及绝缘结构。主动区位于至少部分基板内。栅极结构位于主动区上。栅极结构具有至少一端侧壁及顶表面，端侧壁与顶表面交会以形成顶部内角。顶部内角为锐角。绝缘结构位于基板上并相邻于栅极结构的端侧壁。

公开(公告)号：CN110943044A

公开(公告)日：2020-03-31

申请号：CN201910892241.4

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建颖 ,  张哲诚 ,  林志翰

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及一种半导体装置及其制造方法，该制造方法包含：提供一结构，具有在基底上方的两个鳍片，鳍片的下部由隔离结构隔开，在鳍片上方的虚设栅极结构，以及位于虚设栅极结构两侧上的鳍片上方的源极/漏极部件；在两个鳍片之间的虚设栅极结构中形成沟槽，其中沟槽的形成移除隔离结构的一部分；在沟槽中形成介电层，其中介电层的底表面在隔离结构的顶表面下方延伸；以及以形成于一鳍片上的一高介电常数金属栅极结构和形成于另一鳍片上的另一高介电常数金属栅极结构取代虚设栅极结构。

公开(公告)号：CN106206415B

公开(公告)日：2020-01-10

申请号：CN201510807835.2

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧伟印 ,  张哲诚 ,  郑台新 ,  陈威廷

IPC: H01L21/768

Abstract: 提供了一种用于形成半导体器件结构的方法。该方法包括在衬底上方形成第一金属层和在第一金属层上方形成介电层。该方法包括在介电层上方形成抗反射层，在抗反射层上方形成硬掩模层和在硬掩模层上方形成图案化的光刻胶层。该方法包括通过实施第一蚀刻工艺蚀刻抗反射层的部分和通过实施第二蚀刻工艺蚀刻穿抗反射层和蚀刻介电层的部分。该方法包括通过实施第三蚀刻工艺蚀刻穿介电层以在第一金属层上形成通孔部分。通孔部分包括第一侧壁和第二侧壁，并且第一侧壁的斜率与第二侧壁的斜率不同。本发明实施例涉及用于形成半导体器件结构的互连结构的通孔轮廓的方法。

公开(公告)号：CN110648919A

公开(公告)日：2020-01-03

申请号：CN201910560029.8

申请日：2019-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建颖 ,  张哲诚 ,  林志翰

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423

Abstract: 一种方法包括提供具有第一区域和第二区域的结构，第一区域包括第一沟道区域，第二区域包括第二沟道区域；在第一区域和第二区域上方形成栅极堆叠层；图案化栅极堆叠层，从而在第一沟道区域上方形成第一栅极堆叠件和在第二沟道区域上方形成第二栅极堆叠件；以及通过同时向第一区域和第二区域施加不同的蚀刻剂浓度来横向蚀刻第一栅极堆叠件和第二栅极堆叠件的底部，从而在第一栅极堆叠件和第二栅极堆叠件的底部处形成凹口。本发明实施例涉及带有凹口的栅极结构制造。

公开(公告)号：CN106972002B

公开(公告)日：2019-07-05

申请号：CN201611058613.6

申请日：2016-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L27/0886 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76837 ,  H01L21/76897 ,  H01L21/823425 ,  H01L21/823468 ,  H01L21/823475 ,  H01L21/823864 ,  H01L21/823871 ,  H01L23/535 ,  H01L27/088 ,  H01L29/41775 ,  H01L29/41791 ,  H01L29/66795 ,  H01L2029/7858

Abstract: 一种半导体结构，包含衬底、第一栅极结构、第一间隔件、源极漏极结构、导体和接触蚀刻停止层。第一栅极结构存在于衬底上。第一间隔件存在于第一栅极结构的至少一个侧壁上，其中第一间隔件有顶部和底部，底部位于顶部和衬底之间。源极漏极结构邻近第一间隔件的底部。导体电连接至源极漏极结构。保护层至少存在于导体和第一间隔件的顶部之间。接触蚀刻停止层至少部分存在于导体和第一间隔件的顶部之间，而在保护层和第一间隔件的顶部之间不存在。本发明实施例涉及半导体结构及其制造方法。

公开(公告)号：CN106158864B

公开(公告)日：2019-06-14

申请号：CN201510188130.7

申请日：2015-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  林志忠

IPC: H01L27/108 ,  H01L21/8244

CPC classification number: H01L21/823481 ,  H01L21/823431 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了具有有效的FinFET隔离的半导体器件及其形成方法。该方法包括接收具有有源鳍的衬底，多个伪栅极堆叠件位于衬底上方并且与鳍接合，并且第一介电部件位于衬底上方并且将伪栅极堆叠件分隔开。该方法还包括去除伪栅极堆叠件，从而形成分别暴露有源鳍的第一部分和第二部分的第一沟槽和第二沟槽。该方法还包括去除有源鳍的第一部分以及在第二沟槽中形成栅极堆叠件，栅极堆叠件与有源鳍的第二部分接合。该方法还包括用第二介电材料填充第一沟槽，第二介电材料有效地隔离有源鳍的第二部分。本发明涉及用于FinFET隔离的方法和结构。

公开(公告)号：CN109786346A

公开(公告)日：2019-05-21

申请号：CN201811062963.9

申请日：2018-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰

IPC: H01L23/48 ,  H01L21/48

Abstract: 一种半导体器件包括：具有沟道区的衬底；位于沟道区上方的栅极堆叠件；覆盖栅极堆叠件的侧壁的密封间隔件，密封间隔件包括氮化硅；覆盖密封间隔件的侧壁的栅极间隔件，栅极间隔件包括氧化硅，栅极间隔件具有第一垂直部分和第一水平部分；以及覆盖栅极间隔件的侧壁的第一介电层，第一介电层包括氮化硅。本发明的实施例还涉及通孔结构及其方法。

公开(公告)号：CN105895697B

公开(公告)日：2019-03-22

申请号：CN201510843655.X

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志忠 ,  林志翰

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 一种半导体器件包括FinFET晶体管。FinFET晶体管包括在第一方向上延伸的第一鳍结构、栅极堆叠件以及源极和漏极。栅极堆叠件包括栅电极层和栅极介电层，栅极结构覆盖鳍结构的部分并且在与第一方向垂直的第二方向上延伸。每个源极和漏极均包括设置在鳍结构上方的应力源层。应力源层将应力施加至位于栅极堆叠件下面的鳍结构的沟道层。应力源层穿透至栅极堆叠件的下面。在与第一方向和第二方向垂直的第三方向上的应力源层和位于栅极堆叠件下面的鳍结构之间的垂直界面包括平坦部分。本发明还提供了用于制造半导体器件的方法。

公开(公告)号：CN104810400B

公开(公告)日：2018-11-16

申请号：CN201410770302.7

申请日：2014-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  程潼文 ,  张哲豪 ,  张永融

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 在一些实施例中，场效应晶体管(FET)结构包括主体结构、介电结构、栅极结构和源极或漏极区。在主体结构上方形成栅极结构。源极或漏极区嵌入在主体结构中并位于栅极结构旁边，并且邻接介电结构且延伸超出介电结构。源极或漏极区包括与主体结构的晶格常数不同的应力源材料。源极或漏极区包括在介电结构的顶部处的第一水平之上形成的第一区和包括在第一水平下且邻接相应的介电结构形成的向下的锥形侧壁的第二区。本发明还涉及在小平面区下方具有向下的锥形区的晶体管的嵌入式源极或漏极区。

公开(公告)号：CN104851913B

公开(公告)日：2018-04-20

申请号：CN201410338643.7

申请日：2014-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  陈建颖 ,  林志忠 ,  林志翰 ,  张永融

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/26586 ,  H01L21/32133 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明提供了一种场效应晶体管(FET)结构。在一些实施例中，场效应晶体管(FET)结构包括第一半导体结构和栅极结构。第一半导体结构包括沟道区以及源极区和漏极区。源极区和漏极区分别形成在沟道区的相对两端。栅极结构包括中心区和基脚区。中心区形成在第一半导体结构上方。在中心区的相对两侧并且沿着中心区邻近于第一半导体结构的位置形成基脚区。本发明还提供了一种形成晶体管的方法。