-
-
公开(公告)号：CN109298484A
公开(公告)日：2019-02-01
申请号：CN201811474184.X
申请日：2018-12-04
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种氮化硅光波导及其制造方法。该方法在第二条形沟槽内填充氮化硅，从而形成氮化硅光波导。其中，在第二条形沟槽内填充氮化硅时，氮化硅会沿着沟槽底部以及沟槽侧壁向不同方向生长，该向不同方向生长形成的氮化硅之间的应力会相互消减，从而使得形成的氮化硅光波导内部应力减小，因而，相较于由向一个方向生长形成的氮化硅光波导，该氮化硅光波导从硅基集成光学器件中剥离时的厚度较厚，因此，相较于向一个方向生长形成氮化硅光波导的方法，该方法能够形成厚度较厚的氮化硅光波导。该较厚的氮化硅光波导能够增强光约束效果，形成较小光斑，从而有利于光学器件的小型化。
-
公开(公告)号：CN108807278A
公开(公告)日：2018-11-13
申请号：CN201810596468.X
申请日：2018-06-11
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L21/823807 , H01L21/823821 , H01L27/0924
Abstract: 本申请提供了一种半导体器件与其制作方法。该制作方法包括：在衬底的表面上设置假鳍层；对假鳍层进行刻蚀，在衬底上形成一个假鳍或者多个间隔设置的假鳍；在衬底的裸露表面上以及假鳍的侧壁上设置第二保护材料，形成第二保护层；刻蚀去除假鳍，在至少第二保护层中形成凹槽，上述凹槽与上述假鳍一一对应；在凹槽中设置沟道材料，形成一个或多个鳍。该制作方法避免了第二保护材料的高温退火步骤对导电沟道材料的不利影响，进一步保证了导电沟道的质量，保证了导电沟道具有良好的性能。
-
公开(公告)号：CN108493157A
公开(公告)日：2018-09-04
申请号：CN201810096684.8
申请日：2018-01-31
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 本发明提供了一种CMOS器件及调节CMOS器件阈值的方法。该方法包括以下步骤：提供衬底，衬底中的NMOS区域至少具有第一鳍片和第二鳍片，衬底中的PMOS区域至少具有第三鳍片和第四鳍片；在衬底上顺序形成第一阻挡层和第一功函数层，第一阻挡层覆盖于NMOS区域和PMOS区域之上，第一功函数层位于第一阻挡层的不与第一鳍片和第二鳍片对应的表面上；顺序形成第二功函数层和第二阻挡层，第二功函数层覆盖第一阻挡层和第一功函数层设置，第二阻挡层覆盖第二功函数层设置；顺序形成第一导电层和第二导电层，第一导电层位于第二阻挡层中不与第二鳍片和第三鳍片对应的表面上，第二导电层覆盖第一导电层和第二阻挡层设置。
-
公开(公告)号：CN106601674A
公开(公告)日：2017-04-26
申请号：CN201510661889.2
申请日：2015-10-14
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L21/28 , H01L29/49
CPC classification number: H01L21/8234 , H01L21/28008 , H01L29/495 , H01L29/4966
Abstract: 本发明提供了一种半导体晶体管金属栅的集成工艺方法，采用多次沉积和剥离工艺，在不同器件区域形成了具有各种功函数的栅极叠层，各个栅极的功函数可以依照设计需求而定制，使得MOSFET的阈值电压可以按需调制；同时，本发明的方法与传统工艺完全兼容，在未大幅增加工艺复杂程度的前提下，能够简便、有效地制造具有各种功函数栅极的MOSFET器件。
-
Patent Agency Ranking
公开(公告)号：CN105895526A
公开(公告)日：2016-08-24
申请号：CN201610265883.8
申请日：2016-04-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L29/778
CPC classification number: H01L29/7786 , H01L21/30621 , H01L29/1066 , H01L29/155 , H01L29/2003 , H01L29/205 , H01L29/432 , H01L29/66462 , H01L29/7782
Abstract: 一种GaN基功率电子器件，包括衬底和衬底之上的外延层，所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层设置于所述异质结构层之上，所述P型盖帽层设置于所述超晶格结构层之上。以及一种GaN基功率电子器件的制备方法。通过该电子器件，进一步扩展了基于P?Al(In,Ga)N盖帽层技术制备的GaN基功率电子器件的栅压摆幅和安全栅压范围，并且提高器件的动态特性，从而推动基于P?Al(In,Ga)N盖帽层技术的GaN基功率电子器件的应用进程。
-
公开(公告)号：CN102832127B
公开(公告)日：2016-06-29
申请号：CN201110161231.7
申请日：2011-06-15
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/762 , H01L29/78 , H01L29/06
Abstract: 一种金属源漏SOI MOS晶体管及其形成方法，所述形成方法包括：提供半导体衬底；在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平；在所述介质层两侧的半导体衬底上形成金属硅化物层；在所述介质层上形成半导体层；在所述半导体层上形成栅极结构。本发明有利于降低工艺复杂度和生产成本，并克服小尺寸器件的短沟道效应。
-
公开(公告)号：CN104658894A
公开(公告)日：2015-05-27
申请号：CN201510103253.6
申请日：2015-03-10
Applicant: 中国科学院微电子研究所
IPC: H01L21/265 , H01L21/365
CPC classification number: H01L21/02271 , C23C16/0245 , C23C16/303 , H01L21/02164 , H01L21/02315 , H01L21/0254 , H01L21/02664
Abstract: 本发明公开了一种低界面态器件的制造方法，包括：-对衬底上的III族氮化物层进行远程等离子体表面处理；通过无氧传输系统将已处理的衬底转移至沉积腔室；以及在沉积腔室中在所述已处理的衬底上进行沉积。所述沉积可以是低压化学气相沉积(LPCVD)。通过集成低损伤远程等离子体表面处理和低压化学气相沉积技术，可以显著降低表面介质与III族氮化物材料之间的界面态。
-
公开(公告)号：CN104465493A
公开(公告)日：2015-03-25
申请号：CN201310438771.4
申请日：2013-09-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/768
CPC classification number: H01L21/76802 , H01L21/76897 , H01L2221/101
Abstract: 本发明提供了一种自对准接触孔刻蚀工艺方法，包括以下步骤：提供衬底，在所述衬底上从下至上依次形成有栅堆叠、保护层和层间介质层，在所述衬底内部、栅堆叠之间形成有源漏区；对层间介质层进行刻蚀形成接触孔的上半部分，至栅堆叠顶部上方的保护层停止；采用沉积与刻蚀循环的方法刻蚀栅堆叠之间的层间介质层形成接触孔的下半部分，停止在源漏区上方的保护层上；采用沉积与刻蚀循环的方法刻蚀源漏区上方的保护层形成接触孔的底部，停止在衬底的源漏区上。本发明通过采用沉积和刻蚀循环的方法，增加了刻蚀过程对栅堆叠侧壁的保护，减少了刻蚀对栅堆叠侧壁的损伤，降低了漏电风险。
-
公开(公告)号：CN104377126A
公开(公告)日：2015-02-25
申请号：CN201310359917.6
申请日：2013-08-16
Applicant: 中国科学院微电子研究所
IPC: H01L21/324 , H01L21/02
CPC classification number: H01L21/324 , H01L21/02318 , H01L21/3105 , H01L29/408
Abstract: 本发明公开了一种降低栅介质的泄漏电流的方法，包括步骤：步骤a.在衬底上形成栅极介质层；步骤b.执行后退火，降低栅极介质层的缺陷；重复执行步骤a和步骤b；在栅极介质层上形成栅极电极。依照本发明的方法，在栅介质层制备中采用栅介质层淀积-后退火-栅介质层淀积-后退火的顺序进行两次或多次后退火工艺，通过弥补整个栅结构的缺陷来降低栅介质层的栅泄漏电流，从而降低产品功耗并提高产品可靠性特性。
-
-
-
-
-
-
-
-
-
Search Results
611
records
(took 0.089 seconds)
