公开(公告)号：CN101719489A

公开(公告)日：2010-06-02

申请号：CN200910241516.4

申请日：2009-11-25

Applicant: 北京大学

Inventor： 王源 ,  俞波 ,  贾嵩 ,  黄鹏 ,  张钢刚 ,  张兴

IPC: H01L23/60 ,  H01L29/868

Abstract: 本发明涉及一种超低寄生ESD保护器件，其包括：一P型衬底，所述P型衬底上形成场氧化层，所述场氧化层上为多晶硅层，所述多晶硅层上的一端为P+注入区，另一端为N+注入区，中间是本征区，在所述P+注入区和N+注入区上间隔设置有多个接触孔。因此本发明具有寄生电容超低，寄生电阻超低的特点，并可保证优越的泄放能力。

公开(公告)号：CN1360348A

公开(公告)日：2002-07-24

申请号：CN02100380.7

申请日：2002-01-17

Applicant: 北京大学

Inventor： 吉利久 ,  贾嵩 ,  王迎春 ,  刘凌 ,  兰景宏 ,  张钢刚 ,  傅一玲

IPC: H01L27/00 ,  H01L21/70

Abstract: 本发明涉及一种二进制数字加法器电路。该电路在分组之间利用进位跳跃算法,分组内部采用ELM树形加法结构,采用新的进位结合结构将初始进位嵌入到进位链中,使得组内的进位传递实现并行,其关键路径延迟与组内的位数呈对数关系。该电路结构实现了速度快、面积小的加法器,具有连线简单、易于集成的优点,可以有效地实现32位和16位二进制加法运算。