-
公开(公告)号：CN110828549B
公开(公告)日：2022-08-16
申请号：CN201911114882.3
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法，在通过传统双极工艺完成不同区域杂质选择性掺杂，形成双极晶体管结构之后，通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入，在P型掺杂横向扩散区表面形成一个环形的P+掺杂区，提高P型掺杂横向扩散区表面P型杂质浓度，避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN110828559A
公开(公告)日：2020-02-21
申请号：CN201911115642.5
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种高厄利电压横向晶体管结构及其制备方法，横向PNP晶体管是通过在N型外延层上进行选择性的P型杂质掺杂形成：由一个P型掺杂区构成PNP晶体管的发射区，在发射区外由一个完整或部分的环形P型掺杂区构成PNP晶体管的集电区，在两个P型掺杂区之间是N型掺杂的外延层，形成PNP晶体管的基区，从而构成一个横向的P-N-P结构，形成横向PNP晶体管。它与传统PNP管的区别在于：新型结构横向PNP晶体管的P型集电区单独进行掺杂，使P型集电区杂质浓度低于N型基区浓度，当PNP晶体管CE电压增大时，由于横向PNP晶体管P型集电区浓度低于N型集区，CB结空间电荷区主要向P型集电区扩展，抑制因CE电压增大导致的基区宽度变化，从而获得较高的厄利电压。
-
公开(公告)号：CN117855048A
公开(公告)日：2024-04-09
申请号：CN202410026131.0
申请日：2024-01-08
Applicant: 西安微电子技术研究所
IPC: H01L21/337 , H01L29/808
Abstract: 本发明提供一种提升双极PJFET阈值均匀性的方法，通过不同能量的多次高能离子注入和退火激活扩散杂质直接形成PJFET的顶栅和沟道的掺杂分布，从而消除了原有工艺中高温氧化扩散，造成了PJFET沟道和顶栅杂质再分布引起阈值电压变化的因素；本申请制备的PJFET片内，批次之间的阈值电压的均匀性得到了极大的提升。
-
公开(公告)号：CN110854179A
公开(公告)日：2020-02-28
申请号：CN201911114902.7
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法，通过多层布线形成：通过多层布线工艺，在晶体管表面形成一层与最低电位连通的地电位层，从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅-二氧化硅界面运动，从而减小辐射诱生正电荷到达硅-二氧化硅界面并形成新的界面态的数量，从而提高双极型晶体管抗总剂量辐射能力。
-
Patent Agency Ranking
公开(公告)号：CN110828549A
公开(公告)日：2020-02-21
申请号：CN201911114882.3
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法，在通过传统双极工艺完成不同区域杂质选择性掺杂，形成双极晶体管结构之后，通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入，在P型掺杂横向扩散区表面形成一个环形的P+掺杂区，提高P型掺杂横向扩散区表面P型杂质浓度，避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN113410306B
公开(公告)日：2023-06-30
申请号：CN202110663181.6
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种抗总剂量辐射加固LDMOS器件结构及制备方法，在衬底硅上间隔设置掺杂层，在掺杂层上端面的边部设置有部分嵌入的场氧化层，能有效提高场开启电压，使其高于工作电压，形成良好的隔离，同时能够减小多晶硅栅极与硅衬底之间的寄生电容；场氧化层内侧紧邻设置嵌入沟道的环状第一接触电极，且场氧化层内侧沉淀栅氧化层；环状第一接触电极上表面设置平整条状的多晶硅栅极，多晶硅栅极两端补分别与环状第一接触电极的对应栅氧化层区域重叠设置，多晶条形带界定了有源区的边界，可挡住注入的离子，注入离子的区域形成有源区。
-
公开(公告)号：CN110854179B
公开(公告)日：2023-04-25
申请号：CN201911114902.7
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法，通过多层布线形成：通过多层布线工艺，在晶体管表面形成一层与最低电位连通的地电位层，从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅‑二氧化硅界面运动，从而减小辐射诱生正电荷到达硅‑二氧化硅界面并形成新的界面态的数量，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN113410306A
公开(公告)日：2021-09-17
申请号：CN202110663181.6
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种抗总剂量辐射加固LDMOS器件结构及制备方法，在衬底硅上间隔设置掺杂层，在掺杂层上端面的边部设置有部分嵌入的场氧化层，能有效提高场开启电压，使其高于工作电压，形成良好的隔离，同时能够减小多晶硅栅极与硅衬底之间的寄生电容；场氧化层内侧紧邻设置嵌入沟道的环状第一接触电极，且场氧化层内侧沉淀栅氧化层；环状第一接触电极上表面设置平整条状的多晶硅栅极，多晶硅栅极两端补分别与环状第一接触电极的对应栅氧化层区域重叠设置，多晶条形带界定了有源区的边界，可挡住注入的离子，注入离子的区域形成有源区。
-
公开(公告)号：CN110828560A
公开(公告)日：2020-02-21
申请号：CN201911114870.0
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/735 , H01L29/10 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种基区环掺杂抗辐射横向PNP晶体管及制备方法，在通过传统形成横向PNP晶体管结构之后，通过光刻胶掩蔽注入的方法在横向PNP晶体管N型基区表面进行一次N型杂质注入，在N型基区表面形成一个环形的N+掺杂区，将横向PNP晶体管的基区宽度Wb所在位置由N型外延层表面推向N型外延层体内。当基区环结构的横向PNP晶体管处于总剂量辐照环境中时，虽然氧化层中正电荷积累会导致P型集电区的耗尽和反型以及P型发射区表面的耗尽和反型，但由于基区宽度Wb位置已下移至P型集电区的耗尽和反型和P型发射区表面的耗尽和反型下方，所以并不会影响横向PNP晶体管的基区宽度，故这种基区环结构横向PNP晶体管具有较强的抗总剂量辐射能力。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
