-
公开(公告)号：CN114710149B
公开(公告)日：2024-05-07
申请号：CN202210433149.3
申请日：2022-04-22
Applicant: 西安微电子技术研究所
IPC: H03K19/0944 , H03L7/087
Abstract: 本发明属于电路设计领域，具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器，包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调，满足不同供电电压和输入信号的需要，同时可以解决逻辑错误，完全实现高电平采样和低电平保持的功能，为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。
-
公开(公告)号：CN116404861A
公开(公告)日：2023-07-07
申请号：CN202310604436.0
申请日：2023-05-25
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种实现有源电压箝位的Timer电路，包括有源箝位模块和比较器模块；有源箝位模块用于为比较器模块提供输入电压VTIMER，所述有源箝位模块的输出端与比较器模块的输入端连接，所述比较器模块用于比较输入电压和超时门限电压的大小，并根据比较结果输出高电平或低电平信号。本发明的Timer电路包括低功耗控制技术和泄漏管栅压动态调整技术，可以根据超时状态下Timer电路的输入电压变化程度智能调节漏电管的工作状态从而实现动态电压箝位，使其输入端电容不会过充，从而降低了恢复后电容的放电时间，提高了工作效率。
-
公开(公告)号：CN116155089A
公开(公告)日：2023-05-23
申请号：CN202310153277.7
申请日：2023-02-22
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种降低传输延迟影响的Timer电路，包括复位模块和比较器模块；复位模块和比较器模块分别加入了两级反相器和开关管构成预偏置启动电路。当同步信号从异常状态恢复正常时，驱动器的逻辑电路会重新产生复位信号，Timer接收到该复位信号后，预偏置启动电路中的两级反相逻辑会让比较器模块的开关管导通，输出端的电平就能快速翻转，极大地降低了驱动器重新恢复工作所需的时间。由于该预偏置启动技术直接作用于Timer的输出端，直接避免了大电容的放电时间和逻辑链路的晶体管寄生效应造成的延迟影响。
-
公开(公告)号：CN116126072A
公开(公告)日：2023-05-16
申请号：CN202310141270.3
申请日：2023-02-20
Applicant: 西安微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开一种可用于电压基准电路的高精度修调电路，通过偏置电路外接控制信号输入，锁定电路的输出端与熔断电路阵列的输入端连接，偏置电路的输出端分别与D触发器阵列、锁定电路及熔断电路的输入端连接，D触发器阵列的输出端与熔断电路及锁定电路的输入端连接，熔断电路的输出端与输出电压分压网络的输入端连接，输出电压分压网络输出端反馈信号与输出电压分压网络输入端连接，通过偏置电路对D触发器阵列、熔断电路阵列的控制，改变输出电压分压网络中接入的电阻，从而在保留输出电压温漂特性，噪声特性的前提下修正输出电压值。
-
Patent Agency Ranking
公开(公告)号：CN114844502A
公开(公告)日：2022-08-02
申请号：CN202210609393.0
申请日：2022-05-31
Applicant: 西安微电子技术研究所
IPC: H03L7/185
Abstract: 本发明公开了基于TIA结构有源负载的RFD电路，输入缓冲模块、分频器核心电路模块和输出缓冲模块；所述分频器核心电路模块包括有源负载，Gilbert混频器和射随器电路模块；引入新型TIA有源负载模块，这种电阻并联反馈拓扑降低了与吉尔伯特单元连接处的电阻，从而降低了开环时间常数，由于时间常数与环路增益带宽呈负相关，环路带宽随时间常数的减小而增大，整体上提升了分频器的最大工作频率，进而延展了分频器的分频范围，从而保证VCO的调谐范围和分频器的分频范围充分重叠，甚至分频范围还能远大于调谐范围。
-
公开(公告)号：CN114710149A
公开(公告)日：2022-07-05
申请号：CN202210433149.3
申请日：2022-04-22
Applicant: 西安微电子技术研究所
IPC: H03K19/0944 , H03L7/087
Abstract: 本发明属于电路设计领域，具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器，包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调，满足不同供电电压和输入信号的需要，同时可以解决逻辑错误，完全实现高电平采样和低电平保持的功能，为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。
-
公开(公告)号：CN109301028A
公开(公告)日：2019-02-01
申请号：CN201811103152.9
申请日：2018-09-20
Applicant: 西安微电子技术研究所
IPC: H01L31/12 , H01L31/0203
Abstract: 本发明公开了一种一次成型的塑封光电耦合器制作方法，首先制作塑封光电耦合器的承载结构，采用了设计成形的内部光导介质成型结构，有效地提高器件的光电耦合效率，并且无需采用改变光导介质内腔形状的多种成型模具或改变光导介质透明度的掺杂工艺以及改变引线框架金岛角度的复杂步骤，便可方便达到光电耦合器电流传输比(CTR)参数精确可调的目的，只需开发一次外壳注塑模具，即可实现光电耦合器产品的塑封化和性能参数分档精细化的要求，优化了共面光耦的光电耦合效率，解决了一次注塑模具实现光电耦合器电流传输比(CTR)精细化分档的共面封装问题，从而在降低产品模具开发成本的基础上，实现了光电耦合器的塑封化及产品性能参数精确可控的目标。
-
公开(公告)号：CN115225081A
公开(公告)日：2022-10-21
申请号：CN202210885809.1
申请日：2022-07-26
Applicant: 西安微电子技术研究所
IPC: H03K21/38
Abstract: 本发明公开了一种复位脉宽可调的Timer电路及驱动器，基于CMOS工艺技术实现复位脉宽可调的有效方法，复位脉宽可调的Timer电路包括实现脉宽可调的状态指示模块、电流源模块、充放电模块和比较器模块，源极电压比较电路可以有效地让复位信号脉冲结束时间完全由Timer的比较电压与阈值的比较结果来决定，从而实现了Reset复位信号脉冲宽度可调，极大地提升了Timer计时和重置的精度，从而解决了由于传统Timer结构使用固定脉宽的Reset复位信号导致Timer在计时周期积累后可能出现误关停和异常情况漏检测的问题，提高了隔离型DC/DC电源中同步整流驱动器的可靠性和稳定性。
-
公开(公告)号：CN109301028B
公开(公告)日：2020-01-31
申请号：CN201811103152.9
申请日：2018-09-20
Applicant: 西安微电子技术研究所
IPC: H01L31/12 , H01L31/0203
Abstract: 本发明公开了一种一次成型的塑封光电耦合器制作方法，首先制作塑封光电耦合器的承载结构，采用了设计成形的内部光导介质成型结构，有效地提高器件的光电耦合效率，并且无需采用改变光导介质内腔形状的多种成型模具或改变光导介质透明度的掺杂工艺以及改变引线框架金岛角度的复杂步骤，便可方便达到光电耦合器电流传输比(CTR)参数精确可调的目的，只需开发一次外壳注塑模具，即可实现光电耦合器产品的塑封化和性能参数分档精细化的要求，优化了共面光耦的光电耦合效率，解决了一次注塑模具实现光电耦合器电流传输比(CTR)精细化分档的共面封装问题，从而在降低产品模具开发成本的基础上，实现了光电耦合器的塑封化及产品性能参数精确可控的目标。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.043 seconds)
