一种塑封料与芯片匹配度的验证方法

    公开(公告)号:CN112444717B

    公开(公告)日:2024-08-09

    申请号:CN201910806773.1

    申请日:2019-08-29

    Abstract: 本发明提供了一种塑封料与芯片匹配度的验证方法,包括:在引线框架的设置面上设置凸起隔板,凸起隔板将设置面分隔出至少两个隔离区;在至少两个隔离区的每个隔离区上设置一个芯片;采用至少两种不同的塑封料封装至少两个芯片,且至少两种塑封料与至少两个芯片一一对应,每种塑封料封装对应的芯片,凸起隔板将不同的塑封料隔开;采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。通过在引线框架的设置面上设置至少两个芯片,采用不同的塑封料塑封每个芯片,设置面上的凸起隔板将不同的塑封料分隔开,在一个引线框架上验证多种塑封料与芯片之间的匹配度,提高不同种塑封料与芯片之间匹配度的验证效率,便于快速找到合适的塑封料。

    一种半导体器件及其可靠性验证方法

    公开(公告)号:CN112786558B

    公开(公告)日:2023-02-28

    申请号:CN201911073123.7

    申请日:2019-11-05

    Abstract: 本申请所提供的一种半导体器件及其可靠性验证方法,该半导体器件包括:至少两个芯片、框架以及引脚,其中,所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接;本申请可以同时将多种塑封料塑封在同一个器件,一个器件验证了多种塑封料,增加塑封料与芯片验证组合方式,对于任何一种芯片与各种塑封料匹配情况可以同步验证,并且可以同时验证多种芯片漏电情况,通过不同组合来验证长期漏电增长问题,使得研发周期、成本和效率方面具有更好的研发竞争力。

    陶瓷基板结构、智能功率模块及其制备方法

    公开(公告)号:CN113380719A

    公开(公告)日:2021-09-10

    申请号:CN202010157109.1

    申请日:2020-03-09

    Abstract: 本发明涉及一种陶瓷基板结构、智能功率模块及其制备方法及其制备方法,用于解决陶瓷基板塑封时出现溢胶的技术问题。本发明的陶瓷基板结构,包括陶瓷基板;以及固定部,其设置在陶瓷基板上,用于将引线框架的插入部固定。本发明通过在陶瓷基板的内部设置用于固定引脚框架的插入部的固定部,因此陶瓷基板与引脚框架的连接处位于陶瓷基板的内部,从而保证陶瓷基板与引脚框架平行,能够避免因刷锡膏厚度不均匀造成的陶瓷基板倾斜,导致在塑封时出现溢胶的现象并避免由于陶瓷基板与引脚框架贴合的过于紧密而造成翘曲甚至开裂的现象。

    功率组件以及电压转换方法

    公开(公告)号:CN110021589B

    公开(公告)日:2024-05-28

    申请号:CN201910372425.8

    申请日:2019-05-06

    Abstract: 本发明公开了一种功率组件以及电压转换方法。其中,该功率组件包括:驱动板、绝缘栅双极型晶体管以及弹簧电阻,其中,弹簧电阻的第一端与驱动板相连接,弹簧电阻的第二端与绝缘栅双极型晶体管的栅极相连接。本发明解决了现有的功率组件中绝缘栅双极型晶体管与弹簧通过邦定线连接,导致功率组件体积大的技术问题。

    芯片的封装方法及芯片封装模块

    公开(公告)号:CN112786460B

    公开(公告)日:2023-04-18

    申请号:CN201911090219.4

    申请日:2019-11-08

    Abstract: 本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤:提供第一芯片,所述第一芯片的表面设有至少一个电极;在所述第一芯片的正面形成胶膜,且在所述电极对应的所述胶膜上开设有电极开口,以在所述电极开口处形成电极槽;在其中至少一个所述电极槽内装设第二芯片,并在所述第一芯片和所述第二芯片之间形成中间电极;在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大,且不同芯片依靠导线连接时芯片杂散电感大的问题,达到减小封装体积和降低杂散电感的目的。

    一种封装方法
    7.
    发明授权

    公开(公告)号:CN112447532B

    公开(公告)日:2022-08-19

    申请号:CN201910820781.1

    申请日:2019-08-29

    Abstract: 本发明提供一种封装方法,该方法在对晶圆进行切割前,在晶圆的第一表面和第二表面形成第一保护层,由于晶圆受到第一保护层的保护,在对晶圆切割时不会出现晶圆碎裂和晶圆级芯片损伤的情况,切割得到晶圆级芯片后,再对晶圆级芯片进行侧面封装时,不需要再对晶圆级芯片进行机加工,不会损伤晶圆级芯片。

    一种塑封料与芯片匹配度的验证方法

    公开(公告)号:CN112444717A

    公开(公告)日:2021-03-05

    申请号:CN201910806773.1

    申请日:2019-08-29

    Abstract: 本发明提供了一种塑封料与芯片匹配度的验证方法,包括:在引线框架的设置面上设置凸起隔板,凸起隔板将设置面分隔出至少两个隔离区;在至少两个隔离区的每个隔离区上设置一个芯片;采用至少两种不同的塑封料封装至少两个芯片,且至少两种塑封料与至少两个芯片一一对应,每种塑封料封装对应的芯片,凸起隔板将不同的塑封料隔开;采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。通过在引线框架的设置面上设置至少两个芯片,采用不同的塑封料塑封每个芯片,设置面上的凸起隔板将不同的塑封料分隔开,在一个引线框架上验证多种塑封料与芯片之间的匹配度,提高不同种塑封料与芯片之间匹配度的验证效率,便于快速找到合适的塑封料。

    半导体装置及其制备方法
    10.
    发明公开

    公开(公告)号:CN112992835A

    公开(公告)日:2021-06-18

    申请号:CN201911301083.7

    申请日:2019-12-17

    Abstract: 本发明涉及一种半导体装置及其制备方法。其中,半导体装置包括半导体组件,半导体组件包括:芯片,包括相对设置的第一侧面和第二侧面,第一侧面设有至少一个电极区和非电极区,至少一个电极区的每个电极区内设有电极;至少一个电极区包括第一电极区;胶膜层,设于非电极区;第一电连接件,包括第一接合部,第一接合部与胶膜层粘接,第一电连接件、第一电极区,以及第一电极区周围的胶膜层共同形成空腔,第一电连接件与空腔相对应的位置设有通孔;以及导电结合件,设于空腔以及通孔内,且将第一电连接件与芯片接合。本发明可缓解导电结合材料的四溢以及空洞或气泡的产生,使芯片与第一电连接件之间的接合更紧密,提高可靠性。

Patent Agency Ranking