-
公开(公告)号：CN117709266B
公开(公告)日：2024-10-15
申请号：CN202311714983.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明涉及半导体集成电路技术领域，特别是涉及一种垂直结构功率MOSFET大信号等效电路模型，包括：栅源等效电路单元、栅漏等效电路单元、漏源等效电路单元、沟道区热电阻单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg，其中，栅漏等效电路单元与沟道区热电阻单元串联，与栅源等效电路单元并联，形成第一支路；漏源等效电路单元并联到第一支路上，形成第二支路；寄生源区等效电阻Rs、寄生漏极等效电阻Rd分别串联到第二支路的两端，寄生栅极等效电阻Rg连接到沟道区热电阻单元上。本发明能精确反映功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有参数少、提取参数简单的优点。
-
公开(公告)号：CN117709265B
公开(公告)日：2024-07-23
申请号：CN202311710562.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明公开了场板结构氧化镓功率MOSFET大信号等效电路模型，包括：GS等效电路单元、GD等效电路单元、DS等效电路单元，以及沟道区热电阻单元、场板结构单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg；GD等效电路单元和沟道区热电阻单元串联再与GS等效电路单元并联；GS等效电路单元、GD等效电路单元和沟道区热电阻单元与DS等效电路单元并联；场板结构单元与其他各结构并联。本发明能精确反映场板结构氧化镓功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有设计直观、参数提取过程简单的优点，同时将所建立的等效电路模型嵌入仿真软件中。
-
公开(公告)号：CN117709266A
公开(公告)日：2024-03-15
申请号：CN202311714983.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明涉及半导体集成电路技术领域，特别是涉及一种垂直结构功率MOSFET大信号等效电路模型，包括：栅源等效电路单元、栅漏等效电路单元、漏源等效电路单元、沟道区热电阻单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg，其中，栅漏等效电路单元与沟道区热电阻单元串联，与栅源等效电路单元并联，形成第一支路；漏源等效电路单元并联到第一支路上，形成第二支路；寄生源区等效电阻Rs、寄生漏极等效电阻Rd分别串联到第二支路的两端，寄生栅极等效电阻Rg连接到沟道区热电阻单元上。本发明能精确反映功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有参数少、提取参数简单的优点。
-
公开(公告)号：CN113838923A
公开(公告)日：2021-12-24
申请号：CN202111113232.4
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/10 , H01L29/06 , H01L29/161 , H01L29/73 , H01L21/331
Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
公开(公告)号：CN117709265A
公开(公告)日：2024-03-15
申请号：CN202311710562.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明公开了场板结构氧化镓功率MOSFET大信号等效电路模型，包括：GS等效电路单元、GD等效电路单元、DS等效电路单元，以及沟道区热电阻单元、场板结构单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg；GD等效电路单元和沟道区热电阻单元串联再与GS等效电路单元并联；GS等效电路单元、GD等效电路单元和沟道区热电阻单元与DS等效电路单元并联；场板结构单元与其他各结构并联。本发明能精确反映场板结构氧化镓功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有设计直观、参数提取过程简单的优点，同时将所建立的等效电路模型嵌入仿真软件中。
-
Patent Agency Ranking
公开(公告)号：CN114284338A
公开(公告)日：2022-04-05
申请号：CN202111493516.0
申请日：2021-12-08
Applicant: 燕山大学
IPC: H01L29/06 , H01L29/26 , H01L29/417 , H01L21/331 , H01L29/737
Abstract: 本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。
-
公开(公告)号：CN114284338B
公开(公告)日：2025-04-29
申请号：CN202111493516.0
申请日：2021-12-08
Applicant: 燕山大学
Abstract: 本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。
-
公开(公告)号：CN113851526B
公开(公告)日：2023-11-07
申请号：CN202111113203.8
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/06 , H01L29/10 , H01L29/73 , H01L21/331
Abstract: 本申请属于半导体集成电路技术领域，特别是涉及一种双极结型晶体管及其制备方法。现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种双极结型晶体管，在第一方向上，包括依次设置的n型Si衬底、p+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体n型基区、SiC应变外延层和P型集电区，第一方向为由衬底指向P型集电区的方向；鳍型半导体n型基区上设置有P型集电区；SiO2层上设置有发射极接触，SiC应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiC应变外延层对鳍型半导体n型基区和P型集电区同时施加单轴压应力，空穴迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
公开(公告)号：CN113838923B
公开(公告)日：2023-07-25
申请号：CN202111113232.4
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/10 , H01L29/06 , H01L29/161 , H01L29/73 , H01L21/331
Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
公开(公告)号：CN113851526A
公开(公告)日：2021-12-28
申请号：CN202111113203.8
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/06 , H01L29/10 , H01L29/73 , H01L21/331
Abstract: 本申请属于半导体集成电路技术领域，特别是涉及一种双极结型晶体管及其制备方法。现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种双极结型晶体管，在第一方向上，包括依次设置的n型Si衬底、p+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体n型基区、SiC应变外延层和P型集电区，第一方向为由衬底指向P型集电区的方向；鳍型半导体n型基区上设置有P型集电区；SiO2层上设置有发射极接触，SiC应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiC应变外延层对鳍型半导体n型基区和P型集电区同时施加单轴压应力，空穴迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.016 seconds)
