公开(公告)号：CN105354169A

公开(公告)日：2016-02-24

申请号：CN201510673521.8

申请日：2015-10-15

Applicant: 浪潮电子信息产业股份有限公司 ,  无锡江南计算技术研究所

Inventor： 谢向辉 ,  孙茹君 ,  郝子宇 ,  张鲁飞 ,  王淼 ,  叶楠 ,  李祥 ,  苏景柱

IPC: G06F15/18

CPC classification number: G06F15/18

Abstract: 本发明提供了一种基于动态一致性约束的图计算异步迭代方法，包括：开始图计算异步迭代处理，并且在开始时将所有节点中的活跃点的异步迭代模式设置为点一致异步迭代模式；在图计算异步迭代处理的过程中，改变至少一部分当前活跃点的异步迭代模式。

公开(公告)号：CN106250097A

公开(公告)日：2016-12-21

申请号：CN201610460936.1

申请日：2016-06-22

Applicant: 中国科学院计算技术研究所 ,  无锡江南计算技术研究所

Inventor： 马丽娜 ,  范东睿 ,  谢向辉 ,  李宏亮 ,  郑方

IPC: G06F7/24

CPC classification number: G06F7/24

Abstract: 本发明提出一种面向大数据的加速排序装置、方法、芯片、处理器，涉及处理器设计领域，该方法对待排序列数据，每次取连续n位数据，取m组，并存放在所述寄存器组中；分别对m组所述待排序列数据进行排序，生成m组有序序列数据，通过排序算法将所述有序序列数据进行排序。本发明将所有与比较相关的排序算法复杂度降为原来的1/n；同时，这种n单元数据的连续访存，一定程度降低了访存开销，从而大大的提高了排序算法的执行速度，通过本发明，提高了单个节点处理器上针对排序应用的处理效率。

公开(公告)号：CN102932276B

公开(公告)日：2015-01-14

申请号：CN201210379911.0

申请日：2012-10-09

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  吴东 ,  郝子宇 ,  臧春峰 ,  原昊 ,  钱磊 ,  邬贵明 ,  李玺 ,  严忻凯

IPC: H04L12/861 ,  H04L12/803

Abstract: 本发明提供的一种计算节点集群系统和数据中继器。计算节点集群系统包括：多个计算节点，其中每个计算节点包括各自的FPGA和通用处理器；其中，各个计算节点的通用处理器通过网络相互连接；并且，在每个计算节点中，FPGA连接至通用处理器；其中，每个FPGA均具有数据中继器；而且，所有计算节点的FPGA通过数据中继器依次连接。在一个连续发送过程中，动态自适应通路选择器先转发来自当前计算节点的通用处理器的所有消息，然后转发来自其他FPGA的所有消息。并且，动态自适应通路选择器在每个连续发送过程完成之后动态地调整在下一次连续发送过程发送的来自通用处理器的数据量与来自其他FPGA的数据量之间的比例。

公开(公告)号：CN102761578B

公开(公告)日：2015-01-14

申请号：CN201110110793.9

申请日：2011-04-29

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  吴东 ,  方兴 ,  原昊 ,  钱磊 ,  张鲁飞 ,  马文涛 ,  王宇

IPC: H04L29/08

Abstract: 本发明提供了一种集群计算系统，包括通过网络互连的计算节点集群，所述计算节点包括嵌入式处理器、嵌入式DRAM、非易失性存储器阵列，还包括扩展计算部件以及电源管理模块；所述嵌入式处理器提供整数计算能力；所述扩展计算部件与嵌入式处理器相集成，并根据计算应用领域定制专项计算能力，辅助嵌入式处理器进行数据处理；所述嵌入式DRAM通过处理器直连接口与嵌入式处理器连接，作为处理器缓存；所述非易失性存储器阵列用于永久性存储数据；所述电源管理模块用于对计算节点供电，并根据嵌入式处理器的负载情况调整对嵌入式处理器的供电功率。本发明集群计算系统具有较低的功耗以及较强的计算能力。

公开(公告)号：CN102761473A

公开(公告)日：2012-10-31

申请号：CN201110110822.1

申请日：2011-04-29

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  李宏亮 ,  郝子宇 ,  钱磊 ,  张昆 ,  吴东

IPC: H04L12/56 ,  H04L12/24

Abstract: 一种建立部件模型间通信的模拟方法，包括：将所述部件模型以矩阵形式分布，确定所述矩阵的维数；根据所述部件模型的类型，将所述矩阵分成子矩阵，基于所述矩阵的维数及所述子矩阵在所述矩阵中的位置生成分布表达式；基于所述部件模型在所述矩阵中的位置坐标和待模拟的部件模型间的连接关系生成连接关系表达式；检查所述分布表达式和连接关系表达式的逻辑是否正确，若正确则基于所述连接关系表达式，生成并行事务级模拟系统的描述文件。本发明公开的技术方案提高了并行事务级模拟系统的开发效率，降低了维护部件模型和并行事务级模拟系统的开销。

公开(公告)号：CN102761464A

公开(公告)日：2012-10-31

申请号：CN201110110816.6

申请日：2011-04-29

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  吴东 ,  方兴 ,  原昊 ,  郝子宇

IPC: H04L12/28 ,  H04L12/18 ,  H04B7/04

Abstract: 一种计算机集群系统及其通信方法，所述计算机集群系统的通信方法包括：发送结点在会议频道发送通信控制帧，所述通信控制帧包括传输数据帧的数据传输频道的标识，基于天线单元传送的无线射频信号的频段分配会议频道和数据传输频道；接收结点在所述会议频道接收到所述通信控制帧后，发送确认帧；所述发送结点在所述会议频道接收到所述接收结点的确认帧后，切换至所述数据传输频道发送数据帧；所述接收结点切换至所述数据传输频道接收所述发送结点发送的数据帧。所述计算机集群系统及其通信方法降低了计算机结点之间的连线复杂性，提高了机壳内体积的利用率及机壳内计算机结点的组装密度。并且实现了各计算机结点间的通信的便利性和灵活性。

公开(公告)号：CN101989241A

公开(公告)日：2011-03-23

申请号：CN200910165363.X

申请日：2009-08-07

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  吕晖 ,  李宏亮 ,  郑方 ,  过锋 ,  胡苏太 ,  虞美兰

IPC: G06F13/16

Abstract: 一种读-修改-写处理系统及方法。所述读-修改-写处理系统通过子命令生成单元，使得任一时刻读-修改-写处理系统可以并行处理多个“读-修改-写”命令。以同类型命令优先通过的方式对所获得的内存操作命令进行仲裁，使得同一类型的命令可以得到优先通过，并随即处理。所述读-修改-写处理系统及方法可以避开“对于同一激活行的读写访问之间存在的时间间隔较大”这一问题对访存性能的影响，并可以减少数据总线的读写方向切换次数，从而提高了访存带宽。

公开(公告)号：CN106126440A

公开(公告)日：2016-11-16

申请号：CN201610459904.X

申请日：2016-06-22

Applicant: 中国科学院计算技术研究所 ,  无锡江南计算技术研究所

Inventor： 李丹萍 ,  胡九川 ,  范东睿 ,  谢向辉 ,  李宏亮

IPC: G06F12/0811 ,  G06F12/0897

CPC classification number: G06F12/0811 ,  G06F12/0897

Abstract: 本发明提出一种改善数据在缓存中空间局部性的缓存方法及装置，涉及高速缓存技术领域，该方法包括设置主缓存与辅缓存，当进行访存操作时，先访问所述主缓存，从访存地址中解析出索引域，根据所述索引域定位所述主缓存中的组相联缓存块；检查所述组相联缓存块的有效位，判断是否命中，若命中，则从命中的缓存块中获取欲访问的数据，否则访问辅缓存，判断是否命中，若命中，从所述辅缓存中获取所述欲访问的数据；若所述辅缓存未命中，则从内存中获取所述欲访问的数据，并将所述欲访问的数据所在的数据块复制到所述主缓存中，将内存中与所述欲访问的数据空间局部性关系最好的数据块复制到所述辅缓存中。

公开(公告)号：CN103020008B

公开(公告)日：2015-08-12

申请号：CN201210575648.2

申请日：2012-12-26

Applicant: 无锡江南计算技术研究所

Inventor： 谢向辉 ,  吴东 ,  原昊 ,  钱磊 ,  张昆 ,  臧春峰 ,  郝子宇 ,  张鲁飞 ,  李玺 ,  严忻凯 ,  邬贵明 ,  方兴 ,  叶楠 ,  胡苏太 ,  韦海亮 ,  周浩杰 ,  陶志荣

IPC: G06F15/76

Abstract: 本发明提供了一种计算能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构指令扩展单元、可重构硬件线程单元以及可重构任务加速单元中的至少一个。

公开(公告)号：CN102902656B

公开(公告)日：2015-05-20

申请号：CN201210370445.X

申请日：2012-09-28

Applicant: 无锡江南计算技术研究所

Inventor： 吴东 ,  谢向辉 ,  原昊 ,  郝子宇 ,  钱磊 ,  陆晓亮 ,  王宇 ,  周浩杰

IPC: G06F15/78

Abstract: 本发明提供了一种可重构集群的模块化三维构造方法和可重构集群构造结构。将可重构集群所涉及的通用处理器节点、可重构加速器、集群互连网络三大主要部分进行模块化划分，从而形成通用处理器节点模块、可重构加速器基板和互连网络支撑底板三个相互支撑的功能模块；第二步骤，用于定义所述通用处理器节点模块、所述可重构加速器基板和所述互连网络支撑底板之间的功能接口；第三步骤，用于通过接插件实现所述通用处理器节点模块和所述可重构加速器基板的水平堆叠，形成一个可重构计算节点；第四步骤，用于将所述可重构计算节点以垂直插装的方式插装在具有网络交换能力的所述互连网络支撑底板上，从而形成一个基于三维构造的可重构集群结构。