公开(公告)号：CN100477158C

公开(公告)日：2009-04-08

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN102931236B

公开(公告)日：2015-09-02

申请号：CN201210067195.2

申请日：2012-03-14

Applicant: 株式会社东芝

Inventor： 尾本诚一

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L27/11521 ,  H01L27/11543

Abstract: 实施方式的半导体装置具备在半导体基板上形成的多晶硅膜和在上述多晶硅膜上形成的金属硅化物膜。实施方式的半导体装置具备在上述硅化物膜上形成的上述金属氧化膜和在上述氧化膜上形成的包含钨或钼的膜。

公开(公告)号：CN102931236A

公开(公告)日：2013-02-13

申请号：CN201210067195.2

申请日：2012-03-14

Applicant: 株式会社东芝

Inventor： 尾本诚一

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L27/11521 ,  H01L27/11543

Abstract: 实施方式的半导体装置具备在半导体基板上形成的多晶硅膜和在上述多晶硅膜上形成的金属硅化物膜。实施方式的半导体装置具备在上述硅化物膜上形成的上述金属氧化膜和在上述氧化膜上形成的包含钨或钼的膜。

公开(公告)号：CN100399541C

公开(公告)日：2008-07-02

申请号：CN200510002925.0

申请日：2005-01-26

Applicant: 株式会社东芝

Inventor： 尾本诚一 ,  坚田富夫 ,  东和幸 ,  山口人美 ,  江泽弘和 ,  坂田敦子

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/00

CPC classification number: H01L21/76846 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件的制造方法，其可以改善带有阻挡金属膜的Cu膜的可靠性以及电气特性等，同时，可以高效并容易地制造提高了可靠性以及电气特性等的半导体器件。在形成于基板(1)上的凹部(5)内，依次地叠层设置第1阻挡金属膜(6)、第2阻挡金属膜(7)和第3阻挡金属膜(8)。各阻挡金属膜(6)、(7)、(8)分别包含属于4-A族、5-A族和6-A族中任一族的至少一种金属元素。第2阻挡金属膜(7)通过CVD法和ALD法中至少一方的方法形成。在不朝大气开放的状态下在第3阻挡金属膜(8)上设置Cu膜(9)、(10)而埋入凹部(5)。

公开(公告)号：CN1649125A

公开(公告)日：2005-08-03

申请号：CN200510002925.0

申请日：2005-01-26

Applicant: 株式会社东芝

Inventor： 尾本诚一 ,  坚田富夫 ,  东和幸 ,  山口人美 ,  江泽弘和 ,  坂田敦子

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/00

CPC classification number: H01L21/76846 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件的制造方法，其可以改善带有阻挡金属膜的Cu膜的可靠性以及电气特性等，同时，可以高效并容易地制造提高了可靠性以及电气特性等的半导体器件。在形成于基板(1)上的凹部(5)内，依次地叠层设置第1阻挡金属膜(6)、第2阻挡金属膜(7)和第3阻挡金属膜(8)。各阻挡金属膜(6)、(7)、(8)分别包含属于4－A族、5－A族和6－A族中任一族的至少一种金属元素。第2阻挡金属膜(7)通过CVD法和ALD法中至少一方的方法形成。在不朝大气开放的状态下在第3阻挡金属膜(8)上设置Cu膜(9)、(10)而埋入凹部(5)。

公开(公告)号：CN101350340B

公开(公告)日：2013-09-18

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN101350340A

公开(公告)日：2009-01-21

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN100372098C

公开(公告)日：2008-02-27

申请号：CN200510074824.4

申请日：2005-06-03

Applicant: 株式会社东芝

Inventor： 森田敏行 ,  丰田启 ,  松井嘉孝 ,  池谷文敏 ,  坂田敦子 ,  坚田富夫 ,  尾本诚一

IPC: H01L21/768 ,  H01L21/3205 ,  H01L21/00

Abstract: 根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜，以将所述第一金属膜埋入所述凹槽部分的至少部分中；通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜，所述第二金属膜包括作为主要成分的金属并包含杂质，所述金属是所述第一金属膜的主要成分，所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度；热处理所述第一和第二金属膜；以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。

公开(公告)号：CN1848407A

公开(公告)日：2006-10-18

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN1707772A

公开(公告)日：2005-12-14

申请号：CN200510074824.4

申请日：2005-06-03

Applicant: 株式会社东芝

Inventor： 森田敏行 ,  丰田启 ,  松井嘉孝 ,  池谷文敏 ,  坂田敦子 ,  坚田富夫 ,  尾本诚一

IPC: H01L21/768 ,  H01L21/3205 ,  H01L21/00

Abstract: 根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜，以将所述第一金属膜埋入所述凹槽部分的至少部分中；通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜，所述第二金属膜包括作为主要成分的金属并包含杂质，所述金属是所述第一金属膜的主要成分，所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度；热处理所述第一和第二金属膜；以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。