高速印制板盲槽制作方法
    1.
    发明公开

    公开(公告)号:CN117042315A

    公开(公告)日:2023-11-10

    申请号:CN202311131387.X

    申请日:2023-09-04

    Abstract: 本申请涉及一种高速印制板盲槽制作方法。一种高速印制板盲槽制作方法包括如下步骤:下料,制作内层图形,得到线路板,制作光致抗蚀剂图形,在线路板的粘接面贴覆数层光致抗蚀剂,进行曝光、显影处理,形成光致抗蚀剂图形;层压,通过半固化片将两个线路板的粘接面粘接在一起,并进行压合处理,得到多层板;制作外层图形,在多层板的表面制作出外层线路图形,得到多层线路板;盲锐揭盖,使用铣刀在多层线路板表面铣出开窗;褪膜,使用去膜药水将所述光致抗蚀剂图形去除,在多层线路板表面的开窗位置形成盲槽通过组合使用不同厚度的光致抗蚀剂,达到精准控胶的目的,使得盲槽内溢胶量能够控制在200μm以内。

    高厚径比PCB导通孔的制作方法
    2.
    发明公开

    公开(公告)号:CN117042300A

    公开(公告)日:2023-11-10

    申请号:CN202311131768.8

    申请日:2023-09-04

    Abstract: 本申请涉及一种高厚径比PCB导通孔的制作方法。一种高厚径比PCB导通孔的制作方法,制作方法包括如下步骤:钻通孔;烘烤;一次除胶;制作切片;孔口正凹测量;二次除胶。通过使用等离子气体对烘烤后的印制板进行除胶操作,能够去除钻通孔步骤中中孔壁产生的树脂胶渣,得到的导通孔其内壁无残胶,从而能够保证在后续电镀工序中印制板内层铜与孔壁铜之间良好的导通,保证孔壁铜与内层铜之间的可靠连接。

    薄软板及其制备方法
    3.
    发明公开

    公开(公告)号:CN117260277A

    公开(公告)日:2023-12-22

    申请号:CN202311199517.3

    申请日:2023-09-18

    Abstract: 本发明涉及一种薄软板的制备方法,包括以下步骤:首先对原料板进行电镀处理;然后对电镀后的原料板使用衬板进行加固处理;接着通过尼龙刷对原料板的第一面进行研磨处理;最后将原料板翻面后重复衬板加固步骤和尼龙刷研磨步骤以对原料板的第二面进行研磨处理,最终得到薄软板。本申请的制备方法通过衬板加固步骤以衬板为依托,在原料板和衬板之间使用水作为贴附介质使得原料板与衬板之间有效贴合,还通过合理调控尼龙刷研磨步骤中的参数,达到有效清除原料板表明细微铜颗粒的效果。而翻面以及二次衬板加固和尼龙刷刷磨处理,有效清除原料板正反两面上的细微铜颗粒,进一步保障了清除效果,有效提高了薄软板的合格率。

    铝线印制板线路蚀刻方法
    4.
    发明公开

    公开(公告)号:CN117202517A

    公开(公告)日:2023-12-08

    申请号:CN202311160399.5

    申请日:2023-09-08

    Abstract: 本申请涉及一种铝线印制板线路蚀刻方法。一种铝线印制板线路蚀刻方法,蚀刻方法包括如下步骤:下料;贴膜;曝光;显影;配制蚀刻药水,向85%工业级磷酸溶液中添加去离子水,将磷酸溶液稀释至30%‑60%,并向30%‑60%的磷酸溶液中添加氯化盐,氯化盐的添加量为0.6wt%‑3.0wt%,从而配制得到蚀刻药水;蚀刻;洗净;去膜。通过采用工业级磷酸复配氯化盐的蚀刻药水体系,其配制成本低廉,操作简单,使用蚀刻药水对覆铝板进行线路蚀刻的工艺流程简单,并且能够有效改善铝线线路边缘锯齿严重的问题,其蚀刻质量可控,可用于制作覆铝板的精细线路图形。

    用于插损测试的测试板及测试方法

    公开(公告)号:CN117233476A

    公开(公告)日:2023-12-15

    申请号:CN202311168213.0

    申请日:2023-09-12

    Abstract: 本申请涉及一种用于插损测试的测试板及测试方法。一种用于插损测试的测试板,测试板包括至少一层信号层,以及表层,每层信号层沿其层叠方向的相邻上下层均为电地层,表层设置有至少一组焊盘组,焊盘组与信号层一一对应,对于每层信号层,与其相应的焊盘组通过测试孔连接,每层信号层布置有至少一组差分线,每组差分线包括第一信号线与第二信号线,第一信号线以与差分线长度方向呈45°角的方向由对应的测试孔引出。通过设置测试板,能够规避自身的噪声因子对高速印制板信号完整性评价的影响,确保频域法测试能够精确有效地监控高速印制板设计、板材选择以及制程能力对高速印制板电性能的影响,从而提高频域法测试结果的精度和准确性。

    用于PCB对位能力测试的图形结构及其测试方法

    公开(公告)号:CN117222097A

    公开(公告)日:2023-12-12

    申请号:CN202311161124.3

    申请日:2023-09-08

    Abstract: 本申请涉及一种用于PCB对位能力测试的图形结构及其测试方法。一种用于PCB对位能力测试的图形结构及其测试方法,包括PCB正式板,PCB正式板的四角设置有用于对位能力测试的图形结构,图形结构包括:设置在PCB正式板表层的第一图形、设置在PCB正式板信号层的第二图形,以及设置在PCB正式板电地层的第三图形。通过设置第一图形、第二图形、第三图形,能够反应PCB正式板整板的对位能力,从而能够筛选出对位不良、层间偏位的异常板,能够有效避免因其偏位导致PCB正式板有效图形区域内线路绝缘间距不足的问题,从而保证PCB正式板的可靠性。

    用于PCB绝缘性能测试的测试板及测试方法

    公开(公告)号:CN117192333A

    公开(公告)日:2023-12-08

    申请号:CN202311133974.2

    申请日:2023-09-04

    Abstract: 本申请涉及一种用于PCB绝缘性能测试的测试板及测试方法。一种用于PCB绝缘性能测试的测试板,所述测试板包括:表层,至少两层信号层,电地层,呈n×n阵列布置的通孔组;对于呈n×n阵列布置的通孔组,其中一半过孔通过设置在表层的表层连接线连接在同一网络上,同时连接到表层测试孔,表层连接线呈波浪状;信号层包括第一信号层与第二信号层,第一信号层设置有数条沿水平方向布置的第一信号线,并通过第一连接线连接在同一个网络上;第二信号层设置有数条沿竖直方向布置的第二信号线,并通过第二连接线连接在同一网络上。通过一个测试板即可完成对相应的高速印制板的绝缘性能的多方位测试,能够有效提高测试效率、测试结果的科学性和可靠性。

    印制板及印制板压接孔精度控制方法

    公开(公告)号:CN117135831A

    公开(公告)日:2023-11-28

    申请号:CN202311200003.5

    申请日:2023-09-18

    Abstract: 本发明涉及一种印制板和印制板压接孔精度的控制方法,该控制方法包括以下步骤:对印制板进行机械钻孔得压接孔;对印制板进行金属化处理;在印制板上进行干膜掩孔,并对压接孔开窗,其中压接孔开窗尺寸=压接孔钻孔孔径*0.8;最后对印制板表面和压接孔进行减铜处理;孔铜减铜量=面铜减铜量*0.7。本申请的控制方法适用于高厚径比印制板,通过同时控制压接孔开窗尺寸和压接孔钻孔尺寸的关系,以及印制板表面减铜量和压接孔减铜量的关系,实现印制板成品中压接孔尺寸得以精确控制的目的,有效避免了电镀步骤导致的压接孔尺寸超差而造成报废的问题。

Patent Agency Ranking