公开(公告)号：CN1649113A

公开(公告)日：2005-08-03

申请号：CN200510005890.6

申请日：2005-01-27

Applicant: 尔必达存储器株式会社

Inventor： 小此木坚祐 ,  大汤静宪

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L27/10873 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/28061 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/10811 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种制造半导体器件中的MOS晶体管的方法，包括下述步骤：通过利用多步骤注入和相关的多步骤热处理将掺杂剂注入到沟道层或源极/漏极区中，其中所述多步骤注入包括多个注入步骤，每个注入步骤以低于1×1013/cm2的剂量注入掺杂剂，多步骤注入的总剂量的范围在1×1013/cm2与3×1013/cm2之间。

公开(公告)号：CN100517658C

公开(公告)日：2009-07-22

申请号：CN200610163133.6

申请日：2006-11-30

Applicant: 尔必达存储器株式会社 ,  株式会社日立制作所

Inventor： 大汤静宪 ,  青木茂

IPC: H01L23/00 ,  H01L21/30

CPC classification number: H01L23/562 ,  H01L21/306 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/78 ,  H01L23/26 ,  H01L23/3128 ,  H01L29/0657 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明目的是提供一种具有低破损风险的高可靠性的半导体芯片。具体而言，本发明提供一种具有半导体硅衬底的半导体芯片，该半导体硅衬底包含半导体器件层、多孔硅域层，在所述半导体硅衬底的一个表面上的主表面区内形成所述半导体器件层，在背面即该半导体硅衬底的另一表面上的主表面区内形成所述多孔硅域层，并且所述多孔硅域层具有在该半导体硅衬底的背面上以岛状分布的多孔硅域。

公开(公告)号：CN100339963C

公开(公告)日：2007-09-26

申请号：CN200510005890.6

申请日：2005-01-27

Applicant: 尔必达存储器株式会社

Inventor： 小此木坚祐 ,  大汤静宪

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L27/10873 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/28061 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/10811 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种制造半导体器件中的MOS晶体管的方法，包括下述步骤：通过利用多步骤注入和相关的多步骤热处理将掺杂剂注入到沟道层或源极/漏极区中，其中所述多步骤注入包括多个注入步骤，每个注入步骤以低于1×1013/cm2的剂量注入掺杂剂，多步骤注入的总剂量的范围在1×1013/cm2与3×1013/cm2之间。

公开(公告)号：CN1976012A

公开(公告)日：2007-06-06

申请号：CN200610163133.6

申请日：2006-11-30

Applicant: 尔必达存储器株式会社 ,  株式会社日立制作所

Inventor： 大汤静宪 ,  青木茂

IPC: H01L23/00 ,  H01L21/30

CPC classification number: H01L23/562 ,  H01L21/306 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/78 ,  H01L23/26 ,  H01L23/3128 ,  H01L29/0657 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明目的是提供一种具有低破损风险的高可靠性的半导体芯片。具体而言，本发明提供一种具有半导体硅衬底的半导体芯片，该半导体硅衬底包含半导体器件层、多孔硅域层，在所述半导体硅衬底的一个表面上的主表面区内形成所述半导体器件层，在背面即该半导体硅衬底的另一表面上的主表面区内形成所述多孔硅域层，并且所述多孔硅域层具有在该半导体硅衬底的背面上以岛状分布的多孔硅域。

公开(公告)号：CN100583399C

公开(公告)日：2010-01-20

申请号：CN200510059525.3

申请日：2005-03-25

Applicant: 尔必达存储器株式会社

Inventor： 大汤静宪 ,  小此木坚祐 ,  小林宏尚 ,  滨田耕治

IPC: H01L21/322 ,  H01L21/02

CPC classification number: H01L21/3221 ,  H01L21/304

Abstract: 在制造半导体器件的过程中，在晶片的背面上形成第一吸杂层，然后在芯片的背面和侧表面上形成第二吸杂层，由此使得这些吸杂层作为阻止在装配工序中背面研磨之后产生的金属杂质的捕获点。

公开(公告)号：CN1283007C

公开(公告)日：2006-11-01

申请号：CN03155096.7

申请日：2003-08-27

Applicant: 尔必达存储器株式会社 ,  株式会社日立制作所

Inventor： 山田悟 ,  永井亮 ,  大汤静宪 ,  中邑良一 ,  高浦则克

IPC: H01L27/092 ,  H01L27/105 ,  H01L21/8234

CPC classification number: H01L27/10891 ,  H01L21/28061 ,  H01L21/823842 ,  H01L27/10894 ,  H01L27/10897 ,  H01L29/4941 ,  H01L29/7833

Abstract: 在具有三个和多个不同费米能级的多晶硅栅电极结构的半导体装置中，具有最低费米能级的P型多晶硅在第一N型表面沟道MOS晶体管上；具有最高费米能级的第一N型多晶硅在第二N型表面沟道MOS晶体管上，和具有在最高费米能级和最低费米能级之间的中间费米能级的，并用N型杂质和P型杂质掺杂的第二N型多晶硅在P沟道MOS晶体管上。

公开(公告)号：CN1674238A

公开(公告)日：2005-09-28

申请号：CN200510059525.3

申请日：2005-03-25

Applicant: 尔必达存储器株式会社

Inventor： 大汤静宪 ,  小此木坚祐 ,  小林宏尚 ,  滨田耕治

IPC: H01L21/322 ,  H01L21/02

CPC classification number: H01L21/3221 ,  H01L21/304

Abstract: 在制造半导体器件的过程中，在晶片的背面上形成第一吸杂层，然后在芯片的背面和侧表面上形成第二吸杂层，由此使得这些吸杂层作为阻止在装配工序中背面研磨之后产生的金属杂质的捕获点。

公开(公告)号：CN100502033C

公开(公告)日：2009-06-17

申请号：CN200610054736.2

申请日：2006-03-10

Applicant: 尔必达存储器株式会社

Inventor： 大汤静宪 ,  滨田耕治 ,  小此木坚祐 ,  三宅秀治 ,  神月靖 ,  渡边正晴

IPC: H01L29/06 ,  H01L21/3213 ,  H01L21/30 ,  H01L21/00

Abstract: 本发明提供半导体芯片，其含有具有半导体器件区域和多孔单晶层的半导体衬底，其特征在于，所述半导体器件区域形成于所述半导体衬底的主表面部，所述多孔单晶层形成于所述半导体衬底背面的内部区域，且所述多孔单晶层包括从所述半导体衬底背面在所述半导体衬底的内部方向上连续的侵蚀孔、形成于所述侵蚀孔内部表面的氧化膜、及单晶部分。

公开(公告)号：CN1832196A

公开(公告)日：2006-09-13

申请号：CN200610054736.2

申请日：2006-03-10

Applicant: 尔必达存储器株式会社

Inventor： 大汤静宪 ,  滨田耕治 ,  小此木坚祐 ,  三宅秀治 ,  神月靖 ,  渡边正晴

IPC: H01L29/06 ,  H01L21/3213 ,  H01L21/30 ,  H01L21/00

Abstract: 本发明提供半导体芯片，其含有具有半导体器件区域和多孔单晶层的半导体衬底，其特征在于，所述半导体器件区域形成于所述半导体衬底的主表面部，所述多孔单晶层形成于所述半导体衬底背面的内部区域，且所述多孔单晶层包括从所述半导体衬底背面在所述半导体衬底的内部方向上连续的侵蚀孔、形成于所述侵蚀孔内部表面的氧化膜、及单晶部分。

公开(公告)号：CN1519901A

公开(公告)日：2004-08-11

申请号：CN200410001937.7

申请日：2004-01-16

Applicant: 尔必达存储器株式会社 ,  日立超大规模集成电路系统株式会社 ,  株式会社日立制作所

Inventor： 北村英次 ,  山田悟 ,  加藤慈规 ,  齐野敢太 ,  齐藤政良 ,  饭岛晋平 ,  大汤静宪

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/28247

Abstract: 一种半导体器件，其在钨膜和多晶硅层之间具有降低的接触电阻和带有具有降低的栅电阻且被预防耗尽的栅电极。根据制造装置半导体器件的方法，一种半导体器件，其在形成栅电极之后且在栅电极上执行侧面选择性氧化之前，通过在氨气体中在700℃－950℃的氮化温度下氮化栅电极的侧面的方式来制造带有多金属栅结构的栅电极，其中，多金属栅结构包含带有钨(W)膜、氮化钨(WN)膜和多晶硅(PolySi)层的三层结构。