公开(公告)号：CN1841746A

公开(公告)日：2006-10-04

申请号：CN200510092679.2

申请日：2005-08-19

Applicant: 富士通株式会社

Inventor： 菊池秀明 ,  永井孝一

IPC: H01L27/10 ,  H01L21/00 ,  H01L21/02 ,  H01L21/82 ,  H01L21/314

CPC classification number: H01L27/11507 ,  H01L27/11502 ,  H01L28/57 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。其中，形成厚度大于布线的Al2O3膜作为保护膜，然后通过CMP处理研磨Al2O3膜，直到露出导电阻挡膜。也就是，通过使用导电阻挡膜作为停止膜，对Al2O3膜进行CMP处理。接下来，例如通过高密度等离子体法在整个表面上形成氧化硅膜，然后将其表面平坦化。随后，在氧化硅膜上形成另一层Al2O3膜，作为用以防止氢或湿气侵入的保护膜。此外，例如通过高密度等离子体法在Al2O3膜上形成另一层氧化硅膜。然后，穿过氧化硅膜、Al2O3膜及氧化硅膜形成到达导电阻挡膜的通孔，然后在其中埋入W塞。

公开(公告)号：CN101252086A

公开(公告)日：2008-08-27

申请号：CN200810080861.X

申请日：2008-02-22

Applicant: 富士通株式会社

Inventor： 菊池秀明 ,  永井孝一 ,  菊池友幸

IPC: H01L21/3105 ,  H01L21/3115 ,  H01L21/768 ,  H01L23/532

Abstract: 本发明提供一种半导体器件及其制造方法，所述方法包括以下步骤：在半导体衬底上方形成第一绝缘膜；通过将杂质离子注入所述第一绝缘膜的预定深度，在所述第一绝缘膜中形成杂质层；以及在形成所述杂质层后，通过对所述第一绝缘膜进行退火，将所述杂质层改造为阻挡绝缘膜。

公开(公告)号：CN100431155C

公开(公告)日：2008-11-05

申请号：CN200510009571.2

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：形成在半导体衬底10上的第一绝缘膜26、掩埋在形成的下至源/漏扩散层22的第一接触孔28a内的第一导电塞32、形成在第一绝缘膜26上的电容器44、形成在第一绝缘膜26上并覆盖电容器44的第一氢扩散阻止膜48、形成在第一氢扩散阻止膜上且表面被平坦化的第二绝缘膜50、形成在第一氢扩散阻止膜48上且表面被平坦化的第二氢扩散阻止膜52、形成在第二绝缘膜50上的第二氢扩散阻止膜52、掩埋在形成的下至电容器44的下电极38或上电极42的第二接触孔56内的第二导电塞62、掩埋在形成的下至第一导电塞32的第三接触孔58内的第三导电塞62、以及连接到第二导电塞62或第三导电塞62的互连件64。

公开(公告)号：CN101278390A

公开(公告)日：2008-10-01

申请号：CN200580051740.7

申请日：2005-09-30

Applicant: 富士通株式会社

Inventor： 菊池秀明 ,  永井孝一

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L28/40 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  H01L2924/3011

Abstract: 本发明提供一种能够将金属布线和导电插塞良好地进行电连接的半导体器件及其制造方法。半导体器件的制造方法包括：在硅衬底30上形成第一绝缘膜45的工序；在第一绝缘膜45上形成电容器Q的工序；形成覆盖电容器Q的第二绝缘膜55的工序；在第二绝缘膜55上形成金属布线65的工序；形成第一电容器保护绝缘膜66的工序，该第一电容器保护绝缘膜覆盖金属布线65和第二绝缘膜55；在金属布线65的旁边形成绝缘侧壁67a的工序；在绝缘侧壁67a上形成第三绝缘膜68的工序；以绝缘侧壁67a的蚀刻速度比第三绝缘膜68的蚀刻速度慢的条件蚀刻第三绝缘膜68，以此形成孔74a的工序；在孔74a内形成导电插塞77的工序。

公开(公告)号：CN101299429A

公开(公告)日：2008-11-05

申请号：CN200810109915.0

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/04 ,  H01L27/06 ,  H01L27/115 ,  H01L27/08 ,  H01L27/108 ,  H01L21/822 ,  H01L21/8246 ,  H01L21/8247 ,  H01L21/02 ,  H01L21/31

Abstract: 本发明提供了一种半导体器件及其制造方法，该半导体器件包括：电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜和形成在该介电膜上的上电极；绝缘膜，其形成在该半导体衬底和该电容器上，该绝缘膜的表面被平坦化；平坦阻挡膜，其形成在该绝缘膜上，用于阻止氢和水扩散；该阻挡膜包含用于阻止氢和水扩散的第一膜及用于减轻由该第一膜所致的应力的第二膜。

公开(公告)号：CN101116185A

公开(公告)日：2008-01-30

申请号：CN200580047720.2

申请日：2005-03-01

Applicant: 富士通株式会社

Inventor： 菊池秀明 ,  永井孝一

IPC: H01L27/105 ,  H01L21/3205

CPC classification number: H01L27/11507 ,  H01L21/76834 ,  H01L27/11502 ,  H01L28/57 ,  H01L28/65

Abstract: 在半导体基板的上方形成具有铁电膜(10a)的铁电电容器之后，形成直接连接在铁电电容器的电极(9a、11a)上的布线(17)。然后，形成覆盖布线(17)的氧化硅膜(18)。但是，作为氧化硅膜(18)而形成如下膜，该膜在成膜时对铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对铁电电容器的损伤程度，而且该膜的易加工程度高于氧化铝膜的易加工程度。

公开(公告)号：CN1716609A

公开(公告)日：2006-01-04

申请号：CN200510009571.2

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：形成在半导体衬底10上的第一绝缘膜26、掩埋在形成的下至源/漏扩散层22的第一接触孔28a内的第一导电塞32、形成在第一绝缘膜26上的电容器44、形成在第一绝缘膜26上并覆盖电容器44的第一氢扩散阻止膜48、形成在第一氢扩散阻止膜上且表面被平坦化的第二绝缘膜50、形成在第一氢扩散阻止膜48上且表面被平坦化的第二氢扩散阻止膜52、形成在第二绝缘膜50上的第二氢扩散阻止膜52、掩埋在形成的下至电容器44的下电极38或上电极42的第二接触孔56内的第二导电塞62、掩埋在形成的下至第一导电塞32的第三接触孔58内的第三导电塞62、以及连接到第二导电塞62或第三导电塞62的互连件64。