-
公开(公告)号：CN119494303A
公开(公告)日：2025-02-21
申请号：CN202311047041.1
申请日：2023-08-20
Applicant: 复旦大学
IPC: G06F30/367 , G06F30/373 , G06F18/2415 , G06N7/01 , G06F111/10 , G06F111/04 , G06F111/08 , G06F119/06
Abstract: 本发明属集成电路计算机辅助设计/电子设计自动化领域，涉及一种并行贝叶斯和高斯模型增强的子空间无导数优化方法，本方法属启发式全局优化算法，适用以针对高维带约束模拟电路优化问题。本方法以用基于多模态和权重期望提升函数进行全空间探索，用区域获取函数对当前区域进行择优开发，用高斯过程模型增强的子空间无导数优化方法进行高效局部开发。本发明方法针对模拟集成电路高维设计参数优化有较强的仿真效率和运行时间效率。
-
公开(公告)号：CN110750948B
公开(公告)日：2024-07-26
申请号：CN201810748599.5
申请日：2018-07-06
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/373 , G06F30/20
Abstract: 本发明属集成电路设计中模拟电路设计参数自动优化领域，具体涉及一种基于高斯过程模型(Gaussian Process)，采用并行贝叶斯优化(Batch Bayesian Optimization)算法的电路优化方法，本方法在每次迭代中，首先构建高斯过程模型，然后由高斯过程模型构建多个获取函数，并对这些获取函数进行多目标优化，得到获取函数的帕累托前沿(Pareto front)，并从帕累托前沿上选择多个进行电路仿真的点。该方法能大幅减少优化过程中电路的仿真次数，获得符合性能要求的模拟电路设计参数，同时可以利用并行优化技术加速电路优化。
-
公开(公告)号：CN110610009B
公开(公告)日：2022-10-14
申请号：CN201810614800.0
申请日：2018-06-14
Applicant: 复旦大学
IPC: G06F30/398 , G06K9/62
Abstract: 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6‑7倍加速比。
-
公开(公告)号：CN115081381A
公开(公告)日：2022-09-20
申请号：CN202210707368.6
申请日：2022-06-21
Applicant: 上海伴芯科技有限公司 , 复旦大学
IPC: G06F30/392 , G06N3/04 , G06N3/08
Abstract: 本发明提供了一种基于图神经网络的芯片布图规划方法、装置及存储介质，包括：生成具有最优模块布局的训练数据集；基于变分图自动编码器框架构建模块布局模型；用训练数据集训练模块布局模型，得到训练好的模块布局模型，使之学习到最优模块布局的关键特征；根据目标芯片的电路网表对目标芯片的电路进行电路划分，得到所有模块以及模块之间的互连信息；根据模块之间的互连信息，利用训练好的模块布局模型确定每个模块在目标芯片中的位置。本发明提供的布图规划方法相对传统的数学解析法或构造法具有更快的收敛速度和更强的线长优化能力。
-
公开(公告)号：CN112734025A
公开(公告)日：2021-04-30
申请号：CN201911028209.8
申请日：2019-10-28
Applicant: 复旦大学
Abstract: 本发明属于人工智能领域，涉及一种基于固定基正则化的神经网络参数稀疏化方法；该方法通过将卷积神经网络中大量卷积核和权重参数分解为多组低秩的固定基的表达形式，并对固定基选择折叠处理，调节低秩参数，在网络模型预训练后，结合固定基部分参数正则化和部分剪枝算法，后期少数步骤进行稀疏化训练。所述方法可用于图片识别分类的应用，通过固定基表示大量网络参数，便于硬件平台的实现的同时降低了计算的复杂度；与现在已经提出的神经网络稀疏化算法相比，所述方法可以在达到同一精度或者更高精度的同时，实现更高的网络稀疏度，大大的减少了参数存储，减少网络训练的时间并提升卷积神经网络在图像分类领域的应用效率。
-
Patent Agency Ranking
公开(公告)号：CN105893645B
公开(公告)日：2020-06-12
申请号：CN201410802288.4
申请日：2014-12-19
Applicant: 复旦大学
IPC: G06F30/398
Abstract: 本发明属于集成电路半导体制造技术领域，涉及一种电子束和多重图案光刻混合工艺中版图图案分解方法，该方法将最小化电子束使用面积和缝合点数目的版图图案分解问题表示成删点K划分问题。所述方法包括步骤：根据输入版图文件和冲突距离B，构建冲突图G；然后随机产生删点K划分初始解，应用已有的删点两划分算法对当前最优解重复迭代优化，直到当前最优解若干次未发生更新；最后从中挑选最优的删点K划分结果作为输出。本发明迭代应用已有的删点两划分算法，并采用随机多起始点策略试图寻找全局最优解，达到电子束和多重图案混合刻蚀工艺中版图图案分解的目的。
-
公开(公告)号：CN108614904A
公开(公告)日：2018-10-02
申请号：CN201611134836.6
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计自动化领域，涉及一种基于仿真数据相关性的集成电路参数成品率快速分析方法及装置，本发明中首先获得电路的网表和各样本的工艺参数，然后通过部分电路仿真建立关于电路表现的相关性模型，再通过该相关性模型和已有的仿真数据，对剩余的电路仿真任务进行动态调度，当满足停止条件时根据仿真结果得到最终的参数成品率估计值。与传统方法相比，本发明可以明显减少获得准确参数成品率估计所需的电路仿真。
-
公开(公告)号：CN104376026B
公开(公告)日：2018-04-13
申请号：CN201310360585.3
申请日：2013-08-18
Applicant: 复旦大学
IPC: G06F17/30
Abstract: 本方法属于集成电路领域，涉及一种基于网格和多维树混合结构的表格查找方法。本方法中，首先对定义域平面进行均匀网格划分，然后将待求坐标点定位到某网格位置中，再在该网格位置构建多维树（kd‑tree）的数据结构，进一步细分定义域平面，定位到更为精确的坐标范围，最后利用双线性插值法求得待求坐标点的函数值。本方法具有较快的查找定位速度，得到的结果较为精确，测试表明本混合结构的表格查找模型比单一结构的表格查找模型具有更精确的结果，以及更快速的查找计算时间。在模拟电路的小信号分析仿真阶段具有较好的应用价值。
-
公开(公告)号：CN103678738B
公开(公告)日：2017-09-05
申请号：CN201210332712.4
申请日：2012-09-09
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种基于时域多步积分的互连线模型降阶方法；该方法包括步骤：首先读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程；然后对原始电路的时域方程进行多步积分得到关于状态变量的二阶递推关系；进而通过二次Arnoldi方法得到投影矩阵，再通过投影矩阵对原始时域方程进行投影得到降阶系统，最后用多步积分法对降阶系统进行离散求得时域输出。本方法可保证时域积分后降阶系统和原始系统的状态变量在离散时间点的匹配以及时域降阶精度，同时保证降阶过程的数值稳定性及降阶系统的无源性。本发明的方法复杂度低、精度高。
-
公开(公告)号：CN102915385B
公开(公告)日：2017-06-20
申请号：CN201110221499.5
申请日：2011-08-03
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种基于时域梯形法差分的互连线模型降阶方法。该方法包括：在读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程后；用梯形法对互连线电路时域方程离散得非齐次递推关系；用非齐次Arnoldi算法构造投影矩阵，再用投影矩对互连线电路的时域方程进行合同变换得降阶系统；最后用梯形法对降阶系统离散求得时域输出。本发明能保证时域梯形法差分后降阶系统和原始系统的状态变量的匹配，保证时域降阶精度，和降阶过程的数值稳定性及降阶系统的无源性。比现有时域模型降阶方法计算复杂度极大降低，比频域降阶方法在时域具有更高的精度。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.031 seconds)
