-
公开(公告)号：CN119677149A
公开(公告)日：2025-03-21
申请号：CN202411678978.3
申请日：2024-11-22
Applicant: 北京智芯微电子科技有限公司 , 中国科学院半导体研究所
Abstract: 本发明提供一种碳化硅基金属氧化物半导体场效应晶体管及方法，包括：衬底；第一n型外延层和第二n型外延层，依次层叠于衬底的第一表面，第一n型外延层和第二n型外延层中部形成有贯通的沟槽；第一p型保护层，设于沟槽中；第二p型保护层，设于第二n型外延层中沟槽两侧的第一区域，第一区域与沟槽间隔预设距离；其中，碳化硅基金属氧化物半导体场效应晶体管在施压情况下，第一n型外延层、第二n型外延层与第一p型保护层、第二p型保护层之间形成耗尽区，以阻断电压。通过引入第一p型保护层和第二P型保护层，形成双P型保护层与“柱”型屏蔽层，器件的漂移区实现了更加充分的耗尽效应，提升了耐压能力和阻断效率。
-
公开(公告)号：CN115064595A
公开(公告)日：2022-09-16
申请号：CN202210776329.1
申请日：2022-06-30
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供了一种MOS器件，包括：衬底；碳传输层，设置于所述衬底上表面的一侧，所述碳传输层中包含C元素；h‑BNC层，设置于所述衬底上表面的另一侧；缓冲层，设置于所述碳传输层和h‑BNC层的上方；所述缓冲层所用材料为h‑BN；防漏电层，设置于所述缓冲层的上方；所述防漏电层所用材料为Al2O3；源电极，设置于所述衬底的下表面；栅电极，设置于所述防漏电层的上方；隔离层，设置于所述碳传输层、h‑BNC层、缓冲层和防漏电层的一侧，上端接触所述栅电极，下端接触所述衬底。本公开中的MOS器件及其制备方法，通过在衬底上设置h‑BNC层，h‑BNC层带隙和迁移率可调，使得能衬底下表面可以产生高密度、高迁移率的导电载流子。
-
公开(公告)号：CN112382655A
公开(公告)日：2021-02-19
申请号：CN202011264915.5
申请日：2020-11-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/10 , H01L29/16 , H01L29/423 , H01L21/336 , H01L21/331 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种宽禁带功率半导体器件及制备方法，包括：半导体基片，基片中形成p型掺杂层(40)、n+源区层(50)和p+基区层(60)，在一个元胞范围内p型掺杂层(40)左右分布不对称，n+源区层(50)和p+基区层(60)紧邻；栅电极接触(90)，其底部不超过p型掺杂层(40)的底部，其右侧壁与p型掺杂层(40)的边界紧邻，其左侧壁与p型掺杂层(40)的边界具有间隙，其与基片之间通过栅氧化层(80)隔开；钝化层(100)、源电极金属接触(110)、漏电接触(120)。本发明提供的宽禁带功率半导体器件在一个元胞内包括积累型沟道和反型沟道两种类型，具有很好的导通性能和栅氧化物可靠性。
-
公开(公告)号：CN107768238B
公开(公告)日：2020-08-04
申请号：CN201710914652.X
申请日：2017-09-29
Applicant: 中国科学院半导体研究所
IPC: H01L21/205
Abstract: 本公开提供了一种格栅调谐外延生长碳化硅薄膜的方法，包括：利用第一格栅贴紧碳化硅衬底的外延晶面，在未被第一格栅的栅条遮蔽的区域外延生长具有第一掺杂类型的第一外延结构；去除第一格栅，利用第二格栅遮蔽碳化硅衬底的外延晶面，在未被第二格栅的栅条遮蔽的区域外延生长具有第二掺杂类型的第二外延结构；其中，第二格栅的栅条和空格条的排布与第一格栅的栅条和空格条的排布互补，空格条可以流通生长气体，栅条不可以流通生长气体。本公开采用格栅做硬掩膜，限制生长气体在格栅的空格条区域与衬底表面接触并进行外延生长以制备掺杂区域，提高生长时间可以制备厚掺杂层；二次采用格栅调谐外延异质掺杂层后，即可制备高深宽比的掺杂区域。
-
公开(公告)号：CN105047532B
公开(公告)日：2018-10-02
申请号：CN201510366654.0
申请日：2015-06-29
Applicant: 中国科学院半导体研究所
IPC: H01L21/02
Abstract: 本发明提供一种在SiC材料中获取二维电子气的方法，包括如下步骤：步骤1：取一晶面为(0001)的SiC衬底；步骤2：在晶面为(0001)的SiC衬底上制作晶面为(0001)的AlN层。本发明可以用在SiC基开关器件的制造，与已有的SiC基场效应晶体管相比，提高了沟道载流子的迁移率，从而降低器件的通态电阻，减小功耗。
-
Patent Agency Ranking
公开(公告)号：CN106449757A
公开(公告)日：2017-02-22
申请号：CN201610859254.8
申请日：2016-09-28
Applicant: 中国科学院半导体研究所
CPC classification number: H01L29/7813 , H01L21/0445 , H01L29/0619 , H01L29/0623 , H01L29/66068
Abstract: 本发明公开了一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制备方法，其特征在于，在n-漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n-漂移层(30)，在n-漂移层(30)上外延生长形成p型基区层(5)；在主沟槽(7)底部形成n型掺杂层(900)。在反向阻断状态下，有效降低栅氧化层(10)的电场；且由于p型埋层(4)和n型掺杂层(900)的屏蔽作用，p型基区层(5)的厚度大大降低，沟道降低至0.5um以下，提升通态性能。该种SiC基UMOSFET具有较高的巴俐加优值和较低的开关损耗。本发明还提供了一种SiC基UMOSFET的结构。
-
公开(公告)号：CN104538294A
公开(公告)日：2015-04-22
申请号：CN201510002211.3
申请日：2015-01-04
Applicant: 中国科学院半导体研究所
Inventor： 刘胜北 , 何志 , 刘斌 , 杨香 , 刘兴昉 , 张峰 , 王雷 , 田丽欣 , 刘敏 , 申占伟 , 赵万顺 , 樊中朝 , 王晓峰 , 王晓东 , 赵永梅 , 杨富华 , 孙国胜 , 曾一平
CPC classification number: H01L29/401 , H01L29/45
Abstract: 本发明公开了一种碳化硅欧姆接触电极及其制作方法。所述制作方法包括：提供SiC晶圆材料，并对所述SiC晶圆表面进行清洁；在所述SiC晶圆表面上淀积欧姆接触金属Ni；在所述欧姆接触金属Ni上面淀积TiW合金；对欧姆接触进行高温退火，完成SiC欧姆接触结构的制作。本发明中由于TiW合金具有一定的抗氧化性能，可以防止欧姆接触退火以及后续的工艺的过程中欧姆接触部分氧化失效；且TiW/Ni/SiC结构相对于Ni/SiC结构的欧姆接触具有更好的可靠性。
-
公开(公告)号：CN117317025A
公开(公告)日：2023-12-29
申请号：CN202311589953.1
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司 , 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种碳化硅MOSFET器件及制造方法、功率芯片。碳化硅MOSFET器件包括：碳化硅衬底、形成于碳化硅衬底的第一导电类型外延层和第二导电类型保护层、栅极、源极以及漏极，第二导电类型保护层包括第一保护层和第二保护层，第一保护层包括纵向延伸区和横向延伸区，第一保护层的纵向延伸区与源极相接，第一保护层的横向延伸区横向延伸至第一导电类型外延层，第二保护层与第一保护层的纵向延伸区横向相接，第二保护层通过沟道区与源极相连，在第一保护层和第二保护层的作用下使第一导电类型外延层内形成纵向耗尽和横向耗尽的漂移区。本发明可以提高器件击穿电压同时降低导通电阻，提升器件的动态可靠性。
-
公开(公告)号：CN112666438B
公开(公告)日：2023-06-06
申请号：CN201910951973.6
申请日：2019-09-30
Applicant: 中国科学院半导体研究所
IPC: G01R31/26
Abstract: 一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，其中样品制备方法包括如下步骤：高温氧化；金属淀积；欧姆接触退火；第一版光刻形成肖特基电极开孔；第二版光刻形成肖特基结构开孔及MOS结构开孔；正面金属淀积；金属剥离。采用此方法可以解决碳化硅MOS界面态和外延层内的深能级信号叠加在一起，导致拟合分析困难的问题。本发明还涉及一种优化肖特基结构在多版套刻时特性变差的方法，解决金属剥离得到肖特基结构和MOS结构时，肖特基接触特性较差的问题。
-
公开(公告)号：CN112666438A
公开(公告)日：2021-04-16
申请号：CN201910951973.6
申请日：2019-09-30
Applicant: 中国科学院半导体研究所
IPC: G01R31/26
Abstract: 一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，其中样品制备方法包括如下步骤：高温氧化；金属淀积；欧姆接触退火；第一版光刻形成肖特基电极开孔；第二版光刻形成肖特基结构开孔及MOS结构开孔；正面金属淀积；金属剥离。采用此方法可以解决碳化硅MOS界面态和外延层内的深能级信号叠加在一起，导致拟合分析困难的问题。本发明还涉及一种优化肖特基结构在多版套刻时特性变差的方法，解决金属剥离得到肖特基结构和MOS结构时，肖特基接触特性较差的问题。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.031 seconds)
