-
公开(公告)号：CN109087930B
公开(公告)日：2023-11-14
申请号：CN201810600478.6
申请日：2018-06-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构，且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括：至少一个单元串，包括串联连接到彼此的多个第一存储单元；以及位线，位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。
-
公开(公告)号：CN104425509B
公开(公告)日：2019-05-14
申请号：CN201410428686.4
申请日：2014-08-27
Applicant: 三星电子株式会社
IPC: H01L27/11521
Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。
-
公开(公告)号：CN108573979A
公开(公告)日：2018-09-25
申请号：CN201810156960.5
申请日：2018-02-24
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
CPC classification number: H01L27/11573 , H01L23/522 , H01L27/11519 , H01L27/11524 , H01L27/11529 , H01L27/11565 , H01L27/11575 , H01L27/11578 , H01L27/11582 , H01L27/1157
Abstract: 一种半导体器件包括多个堆叠结构和多个分离绝缘层，所述多个堆叠结构包括顺序地堆叠在衬底上并且沿第一方向设置的栅电极，所述多个分离绝缘层的每一个设置在所述堆叠结构之间。多个竖直柱穿透每个堆叠结构并且连接到所述衬底。多个位线设置在所述竖直柱上并且沿第一方向跨所述堆叠结构延伸。多个位线接触结构将所述竖直柱连接到所述位线。多个第一单元虚拟线设置在所述多个分离绝缘层上，并沿与所述第一方向交叉的第二方向延伸。
-
公开(公告)号：CN107611125A
公开(公告)日：2018-01-19
申请号：CN201710811782.0
申请日：2014-08-27
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/485
Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。
-
公开(公告)号：CN105374824A
公开(公告)日：2016-03-02
申请号：CN201510486525.5
申请日：2015-08-10
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/1157
Abstract: 一种半导体器件可以包括：绝缘层，在基板上提供为一体；第一栅电极和第二栅电极，设置在绝缘层上，第一栅电极和第二栅电极在平行于基板的顶表面的第一方向上延伸；第一沟道结构，穿过第一栅电极和绝缘层从而连接到基板；第二沟道结构，穿过第二栅电极和绝缘层从而连接到基板；以及接触，穿过第一栅电极与第二栅电极之间的绝缘层。接触可以连接到形成在基板中的公共源极区域，公共源极区域可以具有第一导电类型。此外，第一栅电极和第二栅电极可以在距离基板相同的水平处在第二方向上彼此间隔开，其中第二方向交叉第一方向并平行于基板的顶表面。
-
Patent Agency Ranking
公开(公告)号：CN104425509A
公开(公告)日：2015-03-18
申请号：CN201410428686.4
申请日：2014-08-27
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/105 , H01L23/485 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。
-
公开(公告)号：CN108962910B
公开(公告)日：2023-08-29
申请号：CN201810466878.2
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: H10B43/35
Abstract: 本公开提供了竖直存储器件。一种竖直存储器件包括在基板的第一区域上的导电图案结构，该导电图案结构包括交错的导电图案和绝缘层的堆叠。焊盘结构设置在基板的第二区域上，基板的第二区域与基板的第一区域相邻，其中导电图案的边缘设置在沿着第一方向间隔开的点处以提供布置为阶梯布置中的各台阶的导电焊盘。多个沟道结构延伸穿过导电图案结构，并且多个虚设沟道结构延伸穿过焊盘结构。各接触插塞设置在导电焊盘上。穿过导电焊盘的虚设沟道结构的每单位面积的数量是变化的。穿过导电焊盘的虚设沟道结构的宽度也可以变化。
-
公开(公告)号：CN107611132B
公开(公告)日：2023-07-18
申请号：CN201710561061.9
申请日：2017-07-11
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。
-
公开(公告)号：CN107611125B
公开(公告)日：2021-02-09
申请号：CN201710811782.0
申请日：2014-08-27
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/485
Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。
-
公开(公告)号：CN107611132A
公开(公告)日：2018-01-19
申请号：CN201710561061.9
申请日：2017-07-11
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11573
CPC classification number: H01L27/11582 , H01L23/5283 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575
Abstract: 一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.028 seconds)
