公开(公告)号：CN114582870A

公开(公告)日：2022-06-03

申请号：CN202111374021.6

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 金桐晤 ,  吉奎炫 ,  韩正勋 ,  白头山

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：衬底，包括单元区、核心区和在单元区与核心区之间的边界区；在边界区中的边界元件隔离层，边界元件隔离层在边界元件隔离凹陷中并包括沿着边界元件隔离凹陷的轮廓延伸的第一和第二边界衬层；以及第一栅极结构，在边界元件隔离层的至少一部分和核心区上，其中第一栅极结构包括第一高介电层和第一栅极绝缘图案，以衬底的顶表面为基准参考水平面，第一栅极绝缘图案在第一高介电层之下，第一栅极绝缘图案不与第一边界衬层的顶表面重叠，以及其中第一栅极绝缘图案包括在第二边界衬层的顶表面与第一高介电层的底表面之间的第一_1栅极绝缘图案和在核心区的衬底的顶表面与第一高介电层的底表面之间的第一_2栅极绝缘图案。

公开(公告)号：CN110896603A

公开(公告)日：2020-03-20

申请号：CN201910863978.3

申请日：2019-09-12

Applicant: 三星电子株式会社

Inventor： 崔荣信 ,  韩瑟气 ,  姜勉圭 ,  文基凤 ,  白头山

IPC: H05K13/04

Abstract: 提供了一种用于将印刷电路板与框架组合的设备和方法。用于组合PCB的设备可以包括拾取机构、夹持机构和组合机构。拾取机构可以拾取通过柔性连接构件彼此连接的PCB。夹持机构可以夹持框架。组合机构可以使用框架按压柔性连接构件以将PCB与框架组合。可以自动执行用于将PCB与框架组合的过程，从而减少用于将PCB与框架组合的时间，并且减少与组合过程相关的误差。

公开(公告)号：CN116525661A

公开(公告)日：2023-08-01

申请号：CN202211490783.7

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 朱贞慜 ,  吉奎炫 ,  崔惠彬 ,  白头山 ,  崔雅朗 ,  韩正勋

IPC: H01L29/423 ,  H01L29/10 ,  H10B12/00 ,  H10B61/00 ,  H10B63/00

Abstract: 本发明公开了一种半导体器件，该半导体器件包括基板，该基板在其中具有彼此间隔开的第一有源图案和第二有源图案。第一有源图案具有相对于第二有源图案的顶表面升高的顶表面。沟道半导体层提供在第一有源图案的顶表面上。在沟道半导体层上提供包括第一绝缘图案的第一栅极图案。在第二有源图案的顶表面上提供第二栅极图案，该第二栅极图案包括具有比第一绝缘图案的厚度大的厚度的第二绝缘图案。

公开(公告)号：CN114628327A

公开(公告)日：2022-06-14

申请号：CN202111466399.9

申请日：2021-12-03

Applicant: 三星电子株式会社

Inventor： 白头山 ,  金桐䎸 ,  吉奎炫 ,  韩正勋

IPC: H01L21/8234 ,  H01L21/768

Abstract: 一种半导体装置包括栅极堆叠体，该栅极堆叠体包括栅极绝缘层和在栅极绝缘层上的栅电极。栅极绝缘层包括第一介电层和在第一介电层上的第二介电层，第二介电层的介电常数大于第一介电层的介电常数。该半导体装置还包括在栅极堆叠体的侧表面上的第一间隔件，以及在第一间隔件上的第二间隔件，其中第二间隔件包括从低于第一间隔件的下表面的水平朝向第一介电层延伸的突出部分，并且第二间隔件的介电常数大于第一介电层的介电常数并且小于第一间隔件的介电常数。

公开(公告)号：CN110896603B

公开(公告)日：2022-04-19

申请号：CN201910863978.3

申请日：2019-09-12

Applicant: 三星电子株式会社

Inventor： 崔荣信 ,  韩瑟气 ,  姜勉圭 ,  文基凤 ,  白头山

IPC: H05K13/04

Abstract: 提供了一种用于将印刷电路板与框架组合的设备和方法。用于组合PCB的设备可以包括拾取机构、夹持机构和组合机构。拾取机构可以拾取通过柔性连接构件彼此连接的PCB。夹持机构可以夹持框架。组合机构可以使用框架按压柔性连接构件以将PCB与框架组合。可以自动执行用于将PCB与框架组合的过程，从而减少用于将PCB与框架组合的时间，并且减少与组合过程相关的误差。

公开(公告)号：CN115968196A

公开(公告)日：2023-04-14

申请号：CN202211247893.0

申请日：2022-10-12

Applicant: 三星电子株式会社

Inventor： 崔惠彬 ,  尹灿植 ,  吉奎炫 ,  白头山 ,  赵炯纪 ,  韩正勋

IPC: H10B12/00

Abstract: 可以提供一种半导体器件，该半导体器件包括在衬底上的栅极结构、第一栅极间隔物和第二栅极间隔物。栅极结构的侧壁包括凹入的下侧壁部分和相对于衬底的上表面垂直的上侧壁部分。第一栅极间隔物形成在栅极结构的侧壁的上侧壁部分上。第二栅极间隔物形成在栅极结构的侧壁的凹入的下侧壁部分和第一栅极间隔物的外侧壁上。第二栅极间隔物接触第一栅极间隔物的下表面，并包括氮化物。

公开(公告)号：CN115799257A

公开(公告)日：2023-03-14

申请号：CN202210920453.0

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 崔雅朗 ,  尹灿植 ,  韩正勳 ,  吉奎炫 ,  金元洪 ,  白头山

IPC: H01L27/092 ,  H01L21/8238 ,  H10B12/00

Abstract: 发明构思涉及一种半导体存储器装置。所述半导体存储器装置包括：基底，包括NMOS区域和PMOS区域；第一栅极图案，设置在基底的NMOS区域上；以及第二栅极图案，设置在基底的PMOS区域上。第一栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、N型逸出功图案和第一栅电极，第二栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极，扩散减轻图案与第一高k层接触，第一栅电极的堆叠结构与第二栅电极的堆叠结构相同，并且第二栅极图案不包括N型逸出功图案。

公开(公告)号：CN114639676A

公开(公告)日：2022-06-17

申请号：CN202111304820.6

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  吉奎炫 ,  韩正勋 ,  白头山

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一沟槽和第二沟槽，在基底中的相应的第一区域和第二区域中；第一隔离结构，具有顺序地堆叠在第一沟槽中的第一内壁氧化物图案、第一衬里和第一填充绝缘图案；第二隔离结构，具有顺序地堆叠在第二沟槽中的第二内壁氧化物图案、第二衬里和第二填充绝缘图案；第一栅极结构，具有顺序地堆叠在第一区域上的第一高k介电图案、第一P型金属图案和第一N型金属图案；以及第二栅极结构，具有顺序地堆叠在第二区域上的第二高k介电图案和第二N型金属图案；其中，第一衬里和第二衬里分别突出到第一内壁氧化物图案和第二内壁氧化物图案以及第一填充绝缘图案和第二填充绝缘图案的上表面上方。

公开(公告)号：CN116234310A

公开(公告)日：2023-06-06

申请号：CN202211444368.8

申请日：2022-11-18

Applicant: 三星电子株式会社

Inventor： 李全一 ,  吉奎炫 ,  白头山 ,  尹燦植 ,  韩正勳

IPC: H10B12/00 ,  H01L27/02

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底；栅极介电层，在基底上，栅极介电层在其侧表面处包括凹槽；栅电极结构，在栅极介电层上；栅极覆盖层，在栅电极结构上；以及间隔件结构，在基底上并覆盖栅极介电层的侧表面、栅电极结构的侧表面和栅极覆盖层的侧表面，间隔件结构包括第一间隔件、在第一间隔件上并覆盖凹槽的第二间隔件和在第二间隔件上的第三间隔件，第二间隔件和第三间隔件包括氮化硅。

公开(公告)号：CN115881714A

公开(公告)日：2023-03-31

申请号：CN202211174269.2

申请日：2022-09-26

Applicant: 三星电子株式会社

Inventor： 朱贞慜 ,  尹灿植 ,  吉奎炫 ,  白头山 ,  韩正勋

IPC: H01L25/18 ,  H01L23/48

Abstract: 公开了一种半导体器件，包括：设置在基板上的外围字线；下电介质图案，覆盖外围字线并且包括覆盖外围字线的侧表面的第一部分和覆盖外围字线的顶表面的第二部分；接触插塞，在外围字线的一侧并穿透第一部分和第二部分；以及填充图案，与下电介质图案的第二部分接触并穿透第二部分的至少一部分。接触插塞包括设置在下电介质图案的顶表面上的接触焊盘以及穿透第一部分和第二部分的贯穿插塞。填充图案围绕接触焊盘的侧表面。第一部分和第二部分包括相同的材料。