非易失性存储器件以及控制非易失性存储器件的方法

    公开(公告)号:CN118486351A

    公开(公告)日:2024-08-13

    申请号:CN202311781893.3

    申请日:2023-12-22

    Abstract: 本公开提供了非易失性存储器件以及控制非易失性存储器件的方法。在一些实施例中,一种非易失性存储器件包括:电压发生器,所述电压发生器被配置为生成开关源电压;多个高电压开关电路,所述多个高电压开关电路被分组成多个开关组,并且被配置为基于所述开关源电压来生成多个开关控制信号;导电路径,所述导电路径被配置为将所述开关源电压从所述电压发生器传送到所述多个高电压开关电路;多个高电压开关,所述多个高电压开关被配置为基于所述多个开关控制信号来传送高电压;以及控制电路,所述控制电路被配置为相对于所述多个开关组中的每一个开关组独立地控制所述多个开关控制信号的转换时序。

    非易失性存储器件
    2.
    发明公开

    公开(公告)号:CN116052745A

    公开(公告)日:2023-05-02

    申请号:CN202210917162.6

    申请日:2022-08-01

    Abstract: 本发明提供了一种非易失性存储器件,该非易失性存储器件包括:存储单元阵列,所述存储单元阵列包括均包括存储单元和连接到串选择线的串选择晶体管的单元串;页缓冲电路,页缓冲电路包括均包括被配置为存储强制信息的强制锁存器的页缓冲器;以及控制逻辑电路,被配置为在对选定字线进行编程操作期间,将以下电压中的至少两个电压控制为彼此不同:在位线强制操作之前的第一间隔内施加到所述串选择线的第一电压、在执行所述位线强制操作的第二间隔内施加到所述串选择线的第二电压、以及在执行所述位线强制操作之后的第三间隔内施加到所述串选择线的第三电压,所述位线强制操作用于向所述选定单元串传送所述强制信息。

    非易失性存储器装置
    3.
    发明授权

    公开(公告)号:CN112582006B

    公开(公告)日:2025-05-09

    申请号:CN202010574057.8

    申请日:2020-06-22

    Abstract: 提供了一种非易失性存储器装置,所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构,第一垂直结构包括第一子块,第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域,通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间,第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组,并且执行地址重映射。

    非易失性存储装置和控制非易失性存储装置的方法

    公开(公告)号:CN118553292A

    公开(公告)日:2024-08-27

    申请号:CN202410005602.X

    申请日:2024-01-03

    Abstract: 提供了一种非易失性存储装置和控制非易失性存储装置的方法。该控制非易失性存储装置的方法包括:基于写入地址确定与写入地址相对应的非易失性存储装置的选定存储单元是否被包括在过擦除群组中;基于选定存储单元被包括在过擦除群组中,执行预编程操作以增大选定存储单元的过擦除状态的阈值电压;以及在预编程操作完成之后,执行数据编程操作以将写入数据存储在选定存储单元中。

    快闪存储器件及其字线电压生成方法

    公开(公告)号:CN102446553B

    公开(公告)日:2016-12-14

    申请号:CN201110293638.5

    申请日:2011-09-29

    Abstract: 一种快闪存储器的字线电压生成方法包括:使用正电压生成器生成编程电压;使用负电压生成器生成与多个负数据状态相对应的多个负编程验证电压;以及使用所述正电压生成器生成与至少一个或多个状态相对应的至少一个或多个编程验证电压。生成多个负编程验证电压包括:生成第一负验证电压;放电负电压生成器的输出,使其变得高于所述第一负验证电压;以及执行负电荷泵浦操作,直到负电压生成器的输出达到第二负验证电压电平。

    存储器控制器、存储器系统及其操作方法

    公开(公告)号:CN111833949B

    公开(公告)日:2025-03-11

    申请号:CN202010008418.2

    申请日:2020-01-06

    Inventor: 柳载悳 沈烔敎

    Abstract: 提供了存储器控制器、存储器系统及其操作方法。当接收到针对第一块的数据写入请求时,确定表示在擦除第一块之后经过的时间段的擦除编程间隔(EPI)。当确定的EPI等于或小于参考时间时,基于从多种操作条件之中选择的第一操作条件将数据编程到第一块。当确定的EPI大于参考时间时,基于从所述多种操作条件之中选择的第二操作条件将数据编程到第一块。

    页缓冲器块和包括该页缓冲器块的存储器件

    公开(公告)号:CN118398053A

    公开(公告)日:2024-07-26

    申请号:CN202410099956.5

    申请日:2024-01-24

    Abstract: 提供了页缓冲器块和包括该页缓冲器块的存储器件。所述存储器件包括:存储单元阵列,所述存储单元阵列包括多个存储单元;控制逻辑,所述控制逻辑被配置为控制针对所述多个存储单元的验证操作;以及页缓冲器块,所述页缓冲器块包括多个页缓冲器、页缓冲器译码器和验证错误去除电路,所述多个页缓冲器通过位线连接到所述存储单元阵列,所述页缓冲器译码器经由输出线输出从所述多个页缓冲器的至少一个输出通过验证操作而生成的验证信号,所述验证错误去除电路连接到所述输出线并且被配置为控制所述验证信号到所述控制逻辑的输出路径。

    非易失性存储器装置
    9.
    发明公开

    公开(公告)号:CN112582006A

    公开(公告)日:2021-03-30

    申请号:CN202010574057.8

    申请日:2020-06-22

    Abstract: 提供了一种非易失性存储器装置,所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构,第一垂直结构包括第一子块,第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域,通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间,第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组,并且执行地址重映射。

    存储器控制器、存储器系统及其操作方法

    公开(公告)号:CN111833949A

    公开(公告)日:2020-10-27

    申请号:CN202010008418.2

    申请日:2020-01-06

    Inventor: 柳载悳 沈烔敎

    Abstract: 提供了存储器控制器、存储器系统及其操作方法。当接收到针对第一块的数据写入请求时,确定表示在擦除第一块之后经过的时间段的擦除编程间隔(EPI)。当确定的EPI等于或小于参考时间时,基于从多种操作条件之中选择的第一操作条件将数据编程到第一块。当确定的EPI大于参考时间时,基于从所述多种操作条件之中选择的第二操作条件将数据编程到第一块。

Patent Agency Ranking