修正编程电压的存储器设备编程方法

    公开(公告)号:CN107068190B

    公开(公告)日:2020-10-27

    申请号:CN201710023495.3

    申请日:2017-01-12

    Inventor: 朱相炫 任载禹

    Abstract: 一种对作为包括多个页的非易失性存储器设备的闪存设备进行编程的方法,包括:通过以下操作来执行编程操作的第N编程循环:将第N所选编程电压施加到所述多个页中的所选字线,并且通过将编程验证电压施加到所选字线来执行编程验证操作;对与所选字线相连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数;基于计数的结果和第N编程循环的操作条件生成编程电压修正值;以及将编程电压修正值加到在第N编程循环之后执行的第M编程循环的第M预设编程电压,其中M>N。

    非易失性存储装置、其操作方法以及包括其的存储设备

    公开(公告)号:CN109300498B

    公开(公告)日:2023-11-03

    申请号:CN201810812877.9

    申请日:2018-07-23

    Abstract: 本公开提供了一种非易失性存储装置、其操作方法以及包括其的存储设备。所述非易失性存储装置包括存储单元阵列,所述存储单元阵列包括多个存储单元。所述方法包括:所述非易失性存储装置基于所接收到的命令来确定操作模式,所述非易失性存储装置基于所确定的操作模式产生比较电压,所述非易失性存储装置将所述比较电压与参考电压相比较以产生比较结果,以及所述非易失性存储装置根据所述比较结果对所述存储单元中的至少一个执行恢复操作。

    非易失性存储器装置及其操作方法

    公开(公告)号:CN107045891B

    公开(公告)日:2022-04-12

    申请号:CN201610944976.3

    申请日:2016-11-02

    Inventor: 尹铉竣 任载禹

    Abstract: 本发明提供了一种操作非易失性存储器装置的方法,所述方法包括:接收第一读命令;响应于第一读命令执行第一读出操作;以及接收第二读命令。所述方法还包括:当在完成第一读出操作之前接收到第二读命令时,在不执行恢复操作的情况下完成对应于第一读命令的存储器操作;以及响应于第二读命令执行第二读出操作。

    非易失性存储器设备和存储设备
    5.
    发明公开

    公开(公告)号:CN114255815A

    公开(公告)日:2022-03-29

    申请号:CN202111011803.3

    申请日:2021-08-31

    Abstract: 公开了一种非易失性存储器设备和存储设备。该非易失性存储器设备包括:存储器单元阵列,包括单元串;行解码器,通过接地选择线与单元串中的每个单元串的接地选择晶体管连接,通过字线与单元串中的每个单元串的存储器单元连接,并通过串选择线与单元串中的每个单元串的串选择晶体管连接;以及页面缓冲器,通过位线与单元串连接。在检查操作的第一时段中,页面缓冲器向位线施加第一偏置电压,并且行解码器向接地选择线施加关断电压,向串选择线施加导通电压,并且向字线施加第一检查电压。在检查操作的第二时段中,页面缓冲器感测位线的电压的第一改变。

    具有异常字线检测器的闪存系统及其异常字线检测方法

    公开(公告)号:CN103680637A

    公开(公告)日:2014-03-26

    申请号:CN201310397588.4

    申请日:2013-09-04

    CPC classification number: G06F11/1068

    Abstract: 提供一种具有异常字线检测器的闪存系统及其异常字线检测方法。用于闪存系统的闪存控制器包括:ECC电路,接收从闪存读取的第一页数据和第二页数据,并分别对第一页数据中的失败位的第一数量以及第二页数据中的失败位的第二数量进行计数;异常字线检测器,被构造为将失败位的第一数量与失败位的第二数量进行比较以推导第一页数据与第二页数据之间的失败位改变率,并响应于失败位改变率来产生异常字线检测信号;控制单元,响应于异常字线检测信号来控制闪存的操作。

    具有异常字线检测器的闪存系统及其异常字线检测方法

    公开(公告)号:CN103680637B

    公开(公告)日:2019-05-28

    申请号:CN201310397588.4

    申请日:2013-09-04

    CPC classification number: G06F11/1068

    Abstract: 提供一种具有异常字线检测器的闪存系统及其异常字线检测方法。用于闪存系统的闪存控制器包括:ECC电路,接收从闪存读取的第一页数据和第二页数据,并分别对第一页数据中的失败位的第一数量以及第二页数据中的失败位的第二数量进行计数;异常字线检测器,被构造为将失败位的第一数量与失败位的第二数量进行比较以推导第一页数据与第二页数据之间的失败位改变率,并响应于失败位改变率来产生异常字线检测信号;控制单元,响应于异常字线检测信号来控制闪存的操作。

    存储器装置和控制存储器装置中的ECC操作的方法

    公开(公告)号:CN108346452A

    公开(公告)日:2018-07-31

    申请号:CN201710056587.1

    申请日:2017-01-25

    Inventor: 任载禹 朱相炫

    CPC classification number: G11C29/42 G11C29/88

    Abstract: 提供了非易失性存储器装置、存储器装置和对存储器装置进行错误检查和纠正(ECC)操作的方法。存储器单元阵列包括形成在相对于基底沿垂直方向延伸的垂直沟道中的存储器单元。垂直沟道平行于第一方向以Z字形方式布置。读写电路经由位线连接到存储器单元。地址解码器对地址进行解码以将解码的地址信号提供到读写电路。存储器单元包括外单元和内单元。外单元中的一个外单元与共源极节点之间的距离小于内单元中的一个内单元与共源极节点之间的距离。存储器单元的数据分布在ECC扇区之中,存储器单元的数据输入输出顺序被布置为使得每个ECC扇区具有基本相同数目的外单元和内单元。每个ECC扇区对应于ECC操作单元。

Patent Agency Ranking