公开(公告)号：CN110021525B

公开(公告)日：2023-11-07

申请号：CN201910023622.9

申请日：2019-01-10

Applicant: 三星电子株式会社

Inventor： 李炫哲 ,  姜润昇 ,  李成禧 ,  李知承 ,  郑祥敎

IPC: H01L21/308 ,  H01L21/3213

Abstract: 公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。

公开(公告)号：CN110021520B

公开(公告)日：2023-07-11

申请号：CN201811464000.1

申请日：2018-12-03

Applicant: 三星电子株式会社

Inventor： 郑祥教 ,  姜润升 ,  李成禧 ,  李知承 ,  李炫哲

IPC: H01L21/033

Abstract: 提供了制造集成电路器件的方法。该方法可以使用包括一个光刻工艺和两个双重图案化工艺的四重图案化技术(QPT)工艺在衬底上形成特征图案。通过第一个双重图案化工艺获得的牺牲间隔物和通过第二个双重图案化工艺获得的间隔物可以在特征层上形成在相等的水平面处。

公开(公告)号：CN110061003A

公开(公告)日：2019-07-26

申请号：CN201811391596.7

申请日：2018-11-21

Applicant: 三星电子株式会社

Inventor： 李知承 ,  姜润升 ,  李成禧 ,  郑祥教 ,  李炫哲

IPC: H01L27/108

Abstract: 本公开提供了一种集成电路器件及其制造方法。该集成电路器件包括：限定有源区域的器件隔离沟槽；填充器件隔离沟槽的器件隔离膜；在第一方向上延伸跨过有源区域和器件隔离膜的栅极沟槽；覆盖栅极沟槽的内壁的栅极电介质膜；以及在栅极电介质膜之上填充栅极沟槽的一部分的导电线。有源区域包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。

公开(公告)号：CN110061003B

公开(公告)日：2023-09-19

申请号：CN201811391596.7

申请日：2018-11-21

Applicant: 三星电子株式会社

Inventor： 李知承 ,  姜润升 ,  李成禧 ,  郑祥教 ,  李炫哲

IPC: H10B12/00

Abstract: 本公开提供了一种集成电路器件及其制造方法。该集成电路器件包括：限定有源区域的器件隔离沟槽；填充器件隔离沟槽的器件隔离膜；在第一方向上延伸跨过有源区域和器件隔离膜的栅极沟槽；覆盖栅极沟槽的内壁的栅极电介质膜；以及在栅极电介质膜之上填充栅极沟槽的一部分的导电线。有源区域包括位于导电线下面的鳍主体部分以及从鳍主体部分朝向导电线突出并在第一方向上具有比鳍主体部分的宽度小的宽度的较薄鳍部分。

公开(公告)号：CN106972017B

公开(公告)日：2021-12-14

申请号：CN201710006922.7

申请日：2017-01-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  沈正燮 ,  李旻娥 ,  洪镇宇 ,  朴济民 ,  成慧真 ,  吴承玟 ,  李到泳 ,  李知承 ,  李进成

IPC: H01L27/108

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括间隔开的有源区以及使有源区彼此隔离的器件隔离区；和柱阵列图案，包括交叠有源区的多个柱图案，该多个柱图案在第一方向上和在交叉第一方向的第二方向上以相等的距离彼此间隔开，其中该多个柱图案包括在第一方向上和在第二方向上交替地设置的第一柱图案和第二柱图案，第一柱图案的水平横截面的形状不同于第二柱图案的水平横截面的形状。

公开(公告)号：CN106972017A

公开(公告)日：2017-07-21

申请号：CN201710006922.7

申请日：2017-01-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  沈正燮 ,  李旻娥 ,  洪镇宇 ,  朴济民 ,  成慧真 ,  吴承玟 ,  李到泳 ,  李知承 ,  李进成

IPC: H01L27/108

CPC classification number: H01L27/10885 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10891 ,  H01L27/10805

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括间隔开的有源区以及使有源区彼此隔离的器件隔离区；和柱阵列图案，包括交叠有源区的多个柱图案，该多个柱图案在第一方向上和在交叉第一方向的第二方向上以相等的距离彼此间隔开，其中该多个柱图案包括在第一方向上和在第二方向上交替地设置的第一柱图案和第二柱图案，第一柱图案的水平横截面的形状不同于第二柱图案的水平横截面的形状。

公开(公告)号：CN110021525A

公开(公告)日：2019-07-16

申请号：CN201910023622.9

申请日：2019-01-10

Applicant: 三星电子株式会社

Inventor： 李炫哲 ,  姜润昇 ,  李成禧 ,  李知承 ,  郑祥敎

IPC: H01L21/308 ,  H01L21/3213

Abstract: 公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。

公开(公告)号：CN110021520A

公开(公告)日：2019-07-16

申请号：CN201811464000.1

申请日：2018-12-03

Applicant: 三星电子株式会社

Inventor： 郑祥教 ,  姜润升 ,  李成禧 ,  李知承 ,  李炫哲

IPC: H01L21/033

Abstract: 提供了制造集成电路器件的方法。该方法可以使用包括一个光刻工艺和两个双重图案化工艺的四重图案化技术(QPT)工艺在衬底上形成特征图案。通过第一个双重图案化工艺获得的牺牲间隔物和通过第二个双重图案化工艺获得的间隔物可以在特征层上形成在相等的水平面处。