-
公开(公告)号：CN116156896A
公开(公告)日：2023-05-23
申请号：CN202211419300.4
申请日：2022-11-14
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置，所述半导体装置包括在基底上的栅电极和延伸穿过栅电极的存储器沟道结构。栅电极在与基底的上表面基本上垂直的竖直方向上彼此间隔开。存储器沟道结构在基底上沿竖直方向延伸。存储器沟道结构包括在竖直方向上延伸的第一填充图案、在第一填充图案的侧壁上的沟道以及在沟道的侧壁上的电荷存储结构。第一填充图案包括在约25℃的温度下具有等于或大于约100W/m·K的热导率的材料。
-
公开(公告)号：CN115768125A
公开(公告)日：2023-03-07
申请号：CN202211037446.2
申请日：2022-08-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件和制造该半导体器件的方法。该方法可以包括：形成模制堆叠体，该模制堆叠体包括与多个牺牲层交替地布置的多个绝缘层；通过顺序地图案化模制堆叠体来形成初步焊盘部分；形成单元接触孔，该单元接触孔延伸穿过初步焊盘部分和牺牲层部分；通过横向扩展初步焊盘部分和牺牲层部分来形成第一延伸部分和多个第二延伸部分；在第一延伸部分中形成第一绝缘衬层和牺牲环图案；在第二延伸部分中形成氧化物衬层和绝缘环图案；在单元接触孔内形成牺牲插塞；以及用栅电极替换牺牲层，并且用焊盘部分替换初步焊盘部分、第一绝缘衬层和牺牲环图案。
-
公开(公告)号：CN119521657A
公开(公告)日：2025-02-25
申请号：CN202410845027.4
申请日：2024-06-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：第一有源图案和第二有源图案，其中每个包括中心部分和边缘部分，第一有源图案的中心部分和第二有源图案的边缘部分彼此相邻；在第一有源图案和第二有源图案之间的器件隔离图案；在第一有源图案的中心部分上的位线节点接触；在位线节点接触上的位线；在第二有源图案的边缘部分上的存储节点接触；在位线和存储节点接触之间的位线间隔物；以及在位线间隔物的下部和存储节点接触之间的间隙填充绝缘图案。第一有源图案的中心部分可以包括在其上部中的中心氧化物区。
-
公开(公告)号：CN115835648A
公开(公告)日：2023-03-21
申请号：CN202211121681.8
申请日：2022-09-15
Applicant: 三星电子株式会社
Abstract: 一种制造集成电路设备的方法包括：在半导体衬底上形成模具堆叠，该模具堆叠包括交替地布置的多个绝缘层和多个模具层。在模具堆叠上形成包括开口的掩膜图案。通过去除通过开口暴露的模具堆叠来形成沟道孔。牺牲膜形成在通过沟道孔暴露的模具堆叠的侧壁上。对牺牲膜和模具堆叠执行氧化工艺，以将牺牲膜转换为牺牲氧化膜。执行刻蚀工艺以去除牺牲氧化膜。
-
公开(公告)号：CN115528042A
公开(公告)日：2022-12-27
申请号：CN202210692352.2
申请日：2022-06-17
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556
Abstract: 提供了半导体装置和包括其的数据存储系统。所述半导体装置包括：衬底；栅电极，所述栅电极彼此间隔开并沿垂直于所述衬底的上表面的方向堆叠；第一水平导电层和第二水平导电层，所述第一水平导电层和所述第二水平导电层依次堆叠在所述衬底与所述栅电极之间；和沟道结构，所述沟道结构穿过所述栅电极并垂直延伸，并且包括与所述第一水平导电层接触的沟道层，其中，所述沟道层在所述栅电极当中的最下面的栅电极的下表面所位于的第一水平高度的下方具有直径减小的区域，并且所述沟道结构还包括金属硅化物区，所述金属硅化物区位于所述第一水平高度下方并且与所述沟道层接触地位于所述沟道结构中。
-
Patent Agency Ranking
公开(公告)号：CN115249712A
公开(公告)日：2022-10-28
申请号：CN202210150868.4
申请日：2022-02-18
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/11548 , H01L27/11529
Abstract: 公开了半导体装置和包括该半导体装置的电子系统。该半导体装置包括：堆叠结构，其包括竖直地堆叠在半导体层上的电极；源极半导体图案，其位于半导体层与堆叠结构之间；支撑半导体图案，其位于堆叠结构与源极半导体图案之间；以及竖直结构，其穿透堆叠结构、支撑半导体图案和源极半导体图案。竖直结构包括竖直沟道图案，在竖直沟道图案中，侧壁的一部分与源极半导体图案接触。竖直沟道图案包括与堆叠结构相邻的上部分、与源极半导体图案相邻的下部分和与支撑半导体图案相邻的中部。上部分具有第一直径。下部分具有第二直径。中间部分具有小于第一直径和第二直径的第三直径。
-
公开(公告)号：CN118354610A
公开(公告)日：2024-07-16
申请号：CN202311797186.3
申请日：2023-12-25
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一衬底结构，包括第一衬底、电路器件和第一接合焊盘；以及第二衬底结构，连接到第一衬底结构。第二衬底结构包括：源极结构；栅电极，在源极结构下方在第一方向上彼此堆叠并间隔开；第一接触插塞，电连接到栅电极并且沿第一方向延伸；第二接触插塞，在栅电极的外侧沿第一方向延伸，并且通过上端电连接到源极结构；扩散屏障，在第二接触插塞和源极结构之间，其中，其下端的高度高于栅电极的最上表面的高度；以及第二接合焊盘，在栅电极下方并且连接到第一接合焊盘。
-
公开(公告)号：CN116896887A
公开(公告)日：2023-10-17
申请号：CN202310166574.5
申请日：2023-02-24
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：外围电路结构，包括：第一衬底、第一衬底上的电路器件、电连接到电路器件的下布线结构、覆盖下布线结构的下绝缘层、以及下绝缘层上的扩散阻挡层；以及存储单元结构，包括：第二衬底，在外围电路结构上包括第一区域和第二区域；栅电极，在第一区域中在垂直于第二衬底的上表面的第一方向上堆叠并彼此间隔开，并且在第二区域中在垂直于第一方向的第二方向上延伸以形成阶梯形状；以及沟道结构，在第一方向上穿透栅电极，并且各自包括沟道层。扩散阻挡层包括氢渗透率低于氮化硅的氢渗透率的第一材料层。
-
公开(公告)号：CN116741729A
公开(公告)日：2023-09-12
申请号：CN202310175891.3
申请日：2023-02-28
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 一种半导体器件可以包括位于衬底上的接触插塞结构以及填充所述接触插塞结构之间的空间以使所述接触插塞结构彼此绝缘的绝缘结构。所述接触插塞结构可以在第一方向上彼此间隔开。所述绝缘结构可以包括第一绝缘图案和第二绝缘图案。所述第二绝缘图案可以包括相对于氧化硅具有蚀刻选择性的绝缘材料。所述第一绝缘图案可以接触所述第二绝缘图案的侧壁的一部分和所述接触插塞结构的侧壁的一部分。所述第一绝缘图案可以包括带隙高于所述第二绝缘图案的带隙的材料。
-
公开(公告)号：CN113782541A
公开(公告)日：2021-12-10
申请号：CN202110641031.5
申请日：2021-06-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 一种垂直存储器件包括：在衬底上的沟道，沟道在垂直于衬底的上表面的垂直方向上延伸；在沟道的外侧壁上的电荷存储结构，电荷存储结构包括在平行于衬底的上表面的水平方向上顺序堆叠的隧道绝缘图案、电荷存储图案和第一阻挡图案；以及在衬底上在该垂直方向上彼此间隔开的栅电极，每个栅电极围绕电荷存储结构。第一阻挡图案包括含有卤素元素的硅氧化物，包括在第一阻挡图案中的卤素元素的浓度从第一阻挡图案的面对栅电极中的相应栅电极的外侧壁朝向第一阻挡图案的面对电荷存储图案的内侧壁降低。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
