公开(公告)号：CN116565026A

公开(公告)日：2023-08-08

申请号：CN202310528523.2

申请日：2023-05-10

Applicant: 长鑫存储技术有限公司

Inventor： 薛兴坤 ,  崔相弦 ,  脱穷 ,  顾婷婷 ,  李泽伦 ,  徐汉东 ,  王朝辉

IPC: H01L29/786 ,  H01L29/24 ,  H01L21/34

Abstract: 本公开实施例提供一种薄膜晶体管及其制备方法，涉及半导体领域。该薄膜晶体管包括第一电极、第二电极、氧化物半导体层以及氢气扩散通道。其中，第一电极为薄膜晶体管的源电极或漏电极。第二电极为薄膜晶体管的漏电极或源电极。氧化物半导体层包括分别与第一电极和第二电极电连接的第一区域和第二区域。第一区域和/或第二区域中包括氢元素。氢气扩散通道与部分第一区域和/或部分第二区域接触，以用于将氢气扩散至第一区域和/或所述第二区域。本公开实施例至少有利于降低薄膜晶体管的源极和/或漏极与氧化物半导体层的接触电阻，提高薄膜晶体管的性能。

公开(公告)号：CN119008416A

公开(公告)日：2024-11-22

申请号：CN202310546554.0

申请日：2023-05-12

Applicant: 长鑫存储技术有限公司

Inventor： 薛兴坤 ,  李泽伦 ,  徐汉东 ,  朴仁镐 ,  谈亚丽 ,  脱穷 ,  王朝辉

IPC: H01L21/46 ,  H01L21/477 ,  H01L21/423 ,  H01L29/78 ,  H01L29/786

Abstract: 一种半导体结构及其形成方法，其中所述形成方法，提供基底后，在所述基底上形成半导体薄膜层，所述半导体薄膜层包括多个半导体子薄膜层，多个所述半导体子薄膜层为叠层结构；每一个所述半导体子薄膜层形成后，均采用等离子体处理，使形成的所述半导体子薄膜层中具有一个或者多个层状排列的氧空位缺陷。所述形成的半导体薄膜层包括呈叠层结构的多个半导体子薄膜层，每一个所述半导体子薄膜层中均具有一个或者多个层状排列的氧空位缺陷，在将第一区域上的半导体薄膜层作为晶体管的沟道区时，氧空位缺陷的存在能提高了载流子的迁移率。

公开(公告)号：CN116435248A

公开(公告)日：2023-07-14

申请号：CN202310371847.X

申请日：2023-04-04

Applicant: 长鑫存储技术有限公司

Inventor： 李泽伦 ,  顾婷婷 ,  薛兴坤

IPC: H01L21/762 ,  H01L21/56 ,  H01L23/31

Abstract: 本公开提供了一种半导体结构的制备方法，其包括如下步骤：提供半导体衬底，半导体衬底包括基片和设置于基片上的掺杂层，掺杂层位于半导体衬底的顶部；在半导体衬底上叠置与掺杂层直接接触的第一半导体片层，使第一半导体片层与半导体衬底之间相键合；制备贯穿第一半导体片层的第一隔离槽，第一隔离槽中露出有部分掺杂层；以及，在第一隔离槽中制备第一隔离结构。该制备方法通过在半导体衬底上叠置第一半导体片层的方式，并制备贯穿第一半导体片层的第一隔离槽，能够有效提高第一隔离槽和掺杂层的制备可控性。

公开(公告)号：CN116364781A

公开(公告)日：2023-06-30

申请号：CN202310450438.9

申请日：2023-04-23

Applicant: 长鑫存储技术有限公司

Inventor： 薛兴坤

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/06 ,  H01L29/24

Abstract: 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；氧化物半导体层，位于基底的部分表面上，氧化物半导体层中具有用于钉扎氧空位的掺杂离子；掺杂层，至少位于氧化物半导体层与基底之间，且掺杂层中具有掺杂离子；栅极，位于氧化物半导体层远离基底的部分表面上；源漏掺杂区，位于栅极两侧的氧化物半导体层内。至少可以提高半导体结构中的载流子迁移率。

公开(公告)号：CN119031699A

公开(公告)日：2024-11-26

申请号：CN202310588471.8

申请日：2023-05-19

Applicant: 长鑫存储技术有限公司

Inventor： 李泽伦 ,  顾婷婷 ,  薛兴坤

IPC: H10B12/00

Abstract: 本公开涉及一种半导体结构及其制备方法，半导体结构包括衬底、第一栅极结构、沟道层、源极/漏极结构和缓冲层。其中，第一栅极结构位于衬底的顶面；沟道层位于第一栅极结构沿第一方向远离衬底的一侧；源极/漏极结构位于沟道层沿第二方向的相对两侧；缓冲层位于沟道层沿第二方向的相对两侧，且位于沟道层与源极/漏极结构之间；其中，第一方向与第二方向相交。上述结构能够减小器件的损伤、减小接触电阻并提升器件的使用寿命，进而提升半导体器件的整体性能。

公开(公告)号：CN118969614A

公开(公告)日：2024-11-15

申请号：CN202310515431.0

申请日：2023-05-08

Applicant: 长鑫存储技术有限公司

Inventor： 薛兴坤 ,  崔相弦 ,  脱穷 ,  徐汉东 ,  顾婷婷 ,  李泽伦 ,  董海洋 ,  王朝辉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/24 ,  H01L21/425 ,  H01L21/477 ,  H10B12/00

Abstract: 公开一种半导体结构及其制备方法，制备方法包括：提供具有凹槽的基底；形成第一薄膜，第一薄膜位于凹槽的底面；对第一薄膜进行第一离子注入工艺，以使第一薄膜内具有第一掺杂离子；形成第二薄膜，第二薄膜位于第一薄膜表面、凹槽的内壁面以及第二面；形成栅导电层，栅导电层位于凹槽内；对位于第二面的第二薄膜进行第二离子注入工艺，以使位于第二面的第二薄膜内具有第二掺杂离子；对第二薄膜以及第一薄膜进行退火处理工艺以使部分第二薄膜内具有第一掺杂离子；具有第一掺杂离子的第一薄膜以及第二薄膜作为第一源漏区，具有第二掺杂离子的第二薄膜作为第二源漏区，剩余的第二薄膜作为沟道区，第一源漏区、第二源漏区以及沟道区构成有源层。

公开(公告)号：CN118899217A

公开(公告)日：2024-11-05

申请号：CN202310466194.3

申请日：2023-04-26

Applicant: 长鑫存储技术有限公司

Inventor： 顾婷婷 ,  谈亚丽 ,  薛兴坤 ,  李泽伦 ,  徐汉东

IPC: H01L21/28 ,  H01L29/423 ,  H10B12/00

Abstract: 本公开实施例提供一种半导体器件及其形成方法、存储器，其中，半导体器件的形成方法包括：提供基底；基底的表面形成有沟道层；在沟道层沿第一方向的两端分别形成第一金属层和第二金属层；第一金属层和第二金属层均覆盖沟道层的侧壁和顶表面、以及基底的表面；在部分沟道层的表面形成第一栅极结构；第一方向为基底所在平面内的任意一个方向。

公开(公告)号：CN118712216A

公开(公告)日：2024-09-27

申请号：CN202310258419.6

申请日：2023-03-14

Applicant: 长鑫存储技术有限公司

Inventor： 李泽伦 ,  薛兴坤 ,  顾婷婷

IPC: H01L29/43 ,  H01L29/78 ,  H01L21/336 ,  H01L29/12 ,  H01L29/423

Abstract: 本发明涉及一种半导体结构及其制备方法。半导体结构包括：基底，包括间隔设置的第一电极以及第二电极，且基底具有沟槽，第一电极环绕沟槽侧壁顶端设置，第二电极环绕沟槽侧壁底端设置；有源层，至少位于沟槽侧壁，且有源层接触第一电极以及第二电极，且有源层的材料与第一电极和/或第二电极的材料相同；栅极结构，位于有源层表面，栅极结构包括栅极介质层和栅电极，栅极介质层位于有源层表面，栅电极至少覆盖栅极介质层的表面。对具有第一电极和第二电极的基底退火处理后形成有源层，有源层的材料与第一电极和/或第二电极的材料相同，避免了传统的电极层与有源层材料不同导致的接触电阻过大的问题。

公开(公告)号：CN116247011B

公开(公告)日：2023-10-13

申请号：CN202310517499.2

申请日：2023-05-10

Applicant: 长鑫存储技术有限公司

Inventor： 李泽伦 ,  顾婷婷 ,  薛兴坤

IPC: H01L23/31 ,  H01L21/56 ,  H01L29/78 ,  H01L21/34 ,  H01L21/336

Abstract: 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；有源层，所述有源层位于所述基底表面，所述有源层包括两个源漏区以及两个源漏区之间的沟道区；保护层，所述保护层位于所述有源层远离所述基底的表面，所述保护层还位于所述有源层的两个源漏区以及所述有源层的沟道区的表面；栅导电层，所述栅导电层位于所述有源层的沟道区正上方的保护层上；两个导电层，所述两个导电层的每一导电层位于所述两个源漏区的每一源漏区正上方的保护层的表面，且所述每一导电层与对应的所述每一源漏区电连接。本公开实施例提供的半导体结构及其制造方法至少有利于改善半导体结构的性能。

公开(公告)号：CN118899220A

公开(公告)日：2024-11-05

申请号：CN202310466023.0

申请日：2023-04-26

Applicant: 长鑫存储技术有限公司

Inventor： 薛兴坤 ,  李泽伦 ,  刘晓阳 ,  徐汉东 ,  朴仁鎬 ,  李辉 ,  顾婷婷

IPC: H01L21/336 ,  H01L29/786 ,  H01L29/417

Abstract: 本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决晶体管的源/漏极与沟道的接触电阻大的技术问题，该制备方法通过在第一子源极和第一子漏极的部分主表面上形成IGZO层，且IGZO层覆盖第一子源极和第一子漏极之间的区域，之后在IGZO层上形成栅极，第一子源极和第一子漏极分别位于栅极的相对两侧，并在栅极相对两侧的IGZO层的至少部分主表面上分别形成第二子源极和第二子漏极，第二子源极和第一子源极位于同一侧且与第一子源极连接，以共同形成源极，第二子漏极和第一子漏极位于同一侧且与第一子漏极连接，以共同形成漏极，从而增大源极和漏极分别与IGZO层的接触面积，降低接触电阻，提升半导体器件的性能。