-
公开(公告)号：CN118660447A
公开(公告)日：2024-09-17
申请号：CN202310228585.1
申请日：2023-03-06
Applicant: 长鑫存储技术有限公司
IPC: H10B12/00
Abstract: 本公开提供一种晶体管、半导体结构及其制作方法，涉及半导体技术领域，用于解决晶体管性能差的技术问题，该晶体管包括衬底；设置在衬底上的第一介质层；设置在第一介质层内的有源层，有源层包括沿第一方向的源区、沟道区和漏区，源区和漏区至少远离衬底的部分区域的缺陷密度大于有源层的其他区域的缺陷密度；设置在第一介质层内的源接触结构、漏接触结构和栅接触结构，源接触结构与源区相接触，漏接触结构与漏区相接触，栅接触结构与沟道区相对且间隔设置。源区和漏区的缺陷密度较高，降低了源接触结构与源区、漏接触结构与漏区的接触电阻，提高晶体管的性能。
-
公开(公告)号：CN118645527A
公开(公告)日：2024-09-13
申请号：CN202310228597.4
申请日：2023-03-06
Applicant: 长鑫存储技术有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/10 , H01L29/08
Abstract: 本公开提供一种晶体管、半导体结构及其制作方法，涉及半导体技术领域，用于解决晶体管关态漏电流较大的技术问题，该晶体管包括：衬底、设置在衬底上的介质层、位于介质层内的有源层和栅极；有源层包括源区、漏区，以及位于源区和漏区之间的有源层；有源层完全嵌入介质层中，并且有源层和衬底不是同一种材料；沿第一方向，栅极与有源层间隔设置，且栅极设置在有源层远离衬底的一侧。通过调整有源层的材质，并降低有源层内氧空位的缺陷密度，抑制有源层的电子与空穴的复合，从而以减小晶体管的关态漏电流，提高晶体管阈值电压的可控性、均一性，以提高晶体管的性能。
-
公开(公告)号：CN116435248A
公开(公告)日：2023-07-14
申请号：CN202310371847.X
申请日：2023-04-04
Applicant: 长鑫存储技术有限公司
IPC: H01L21/762 , H01L21/56 , H01L23/31
Abstract: 本公开提供了一种半导体结构的制备方法，其包括如下步骤：提供半导体衬底，半导体衬底包括基片和设置于基片上的掺杂层，掺杂层位于半导体衬底的顶部；在半导体衬底上叠置与掺杂层直接接触的第一半导体片层，使第一半导体片层与半导体衬底之间相键合；制备贯穿第一半导体片层的第一隔离槽，第一隔离槽中露出有部分掺杂层；以及，在第一隔离槽中制备第一隔离结构。该制备方法通过在半导体衬底上叠置第一半导体片层的方式，并制备贯穿第一半导体片层的第一隔离槽，能够有效提高第一隔离槽和掺杂层的制备可控性。
-
公开(公告)号：CN119317151A
公开(公告)日：2025-01-14
申请号：CN202310815305.7
申请日：2023-07-03
Applicant: 长鑫存储技术有限公司
Inventor： 顾婷婷
Abstract: 本发明涉及一种半导体结构及其制备方法，半导体结构包括衬底和第一器件结构；其中，第一器件结构包括第一有源层、第一隔离保护层、第二有源层、第一栅极沟槽、第一栅极结构以及第一半导体层；第一有源层位于衬底的上表面；第一隔离保护层位于衬底的上表面，且覆盖第一有源层；第二有源层位于第一隔离保护层的上表面；第一栅极沟槽贯穿第二有源层及第一隔离保护层，并延伸至第一有源层内；第一栅极结构位于第一栅极沟槽内；第一半导体层位于第一栅极沟槽的侧壁及底部，且环绕第一栅极结构；第一半导体层的材料与第一有源层的材料及第二有源层的材料均相同。半导体结构能够优化半导体器件的通态特性。
-
公开(公告)号：CN118899220A
公开(公告)日：2024-11-05
申请号：CN202310466023.0
申请日：2023-04-26
Applicant: 长鑫存储技术有限公司
IPC: H01L21/336 , H01L29/786 , H01L29/417
Abstract: 本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决晶体管的源/漏极与沟道的接触电阻大的技术问题，该制备方法通过在第一子源极和第一子漏极的部分主表面上形成IGZO层，且IGZO层覆盖第一子源极和第一子漏极之间的区域，之后在IGZO层上形成栅极，第一子源极和第一子漏极分别位于栅极的相对两侧，并在栅极相对两侧的IGZO层的至少部分主表面上分别形成第二子源极和第二子漏极，第二子源极和第一子源极位于同一侧且与第一子源极连接，以共同形成源极，第二子漏极和第一子漏极位于同一侧且与第一子漏极连接，以共同形成漏极，从而增大源极和漏极分别与IGZO层的接触面积，降低接触电阻，提升半导体器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN116314017B
公开(公告)日：2023-10-27
申请号：CN202310558023.3
申请日：2023-05-18
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；第一IGZO层，第一IGZO层位于基底上，第一IGZO层包括沟道区以及位于沟道区相对两侧的源漏掺杂区；第二IGZO层，第二IGZO层至少位于沟道区上，且第二IGZO层中具有掺杂离子，第二IGZO层中氧空位的数量小于第一IGZO层中氧空位的数量；第一栅极，第一栅极位于第二IGZO层远离基底的表面上。至少可以提高半导体结构中的载流子迁移率。
-
公开(公告)号：CN116648061A
公开(公告)日：2023-08-25
申请号：CN202310688260.1
申请日：2023-06-09
Applicant: 长鑫存储技术有限公司
Inventor： 顾婷婷
IPC: H10B12/00
Abstract: 本公开涉及一种存储单元、存储阵列及存储阵列的形成方法。所述存储单元包括：第一晶体管，所述第一晶体管包括第一栅极、第一沟道层，以及第一源极区和第一漏极区，其中，所述第一栅极包括并列设置的顶部栅极和底部栅极，所述第一沟道层分别环绕所述顶部栅极和所述底部栅极的多个表面；第二晶体管，位于所述第一晶体管上方，所述第二晶体管包括存储节点，所述顶部栅极电连接所述存储节点。本公开提高了半导体结构的存储密度，改善了具有2T0C结构的半导体器件的性能。
-
公开(公告)号：CN116598342A
公开(公告)日：2023-08-15
申请号：CN202310652473.9
申请日：2023-06-01
Applicant: 长鑫存储技术有限公司
IPC: H01L29/10 , H01L29/423 , H10B12/00
Abstract: 本公开实施例提供了一种半导体结构及其制备方法，其中，所述半导体结构包括：衬底；位于衬底上的第一介质层，第一介质层包括相对设置且沿突出于衬底平面的方向向上延伸的第一侧壁和第二侧壁，以及邻近第一侧壁的第一表面及邻近第二侧壁的第二表面。第一沟道层，第一沟道层至少包括覆盖第一表面的第一子部及覆盖第一侧壁的第二子部，第二沟道层，第二沟道层至少包括覆盖第二表面的第三子部及覆盖第二侧壁的第四子部；栅极层，栅极层覆盖部分第一沟道层及部分第二沟道层。
-
公开(公告)号：CN116387364A
公开(公告)日：2023-07-04
申请号：CN202310450456.7
申请日：2023-04-23
Applicant: 长鑫存储技术有限公司
Inventor： 顾婷婷
IPC: H01L29/786 , H01L21/336 , H01L29/06 , H01L29/24 , H01L29/423 , H01L29/78 , H10B12/00
Abstract: 本公开实施例提供一种半导体结构及其制备方法。其中，半导体结构包括：半导体衬底；在半导体衬底上沿垂直方向依序堆叠的第一电极层、第一阻挡层、支撑层、第二阻挡层和第二电极层；其中，第一电极层、第一阻挡层、支撑层、第二阻挡层和第二电极层内具有填充空间，填充空间自第二电极层的顶表面沿垂直方向延伸至第一电极层内；氧化物半导体层，位于填充空间的内壁；栅氧化层，位于氧化物半导体层上；栅极，位于栅氧化层间的填充空间中。本公开实施例的半导体结构能够提升开态电流与关态电流的比值，改善电学性能。
-
公开(公告)号：CN116314017A
公开(公告)日：2023-06-23
申请号：CN202310558023.3
申请日：2023-05-18
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；第一IGZO层，第一IGZO层位于基底上，第一IGZO层包括沟道区以及位于沟道区相对两侧的源漏掺杂区；第二IGZO层，第二IGZO层至少位于沟道区上，且第二IGZO层中具有掺杂离子，第二IGZO层中氧空位的数量小于第一IGZO层中氧空位的数量；第一栅极，第一栅极位于第二IGZO层远离基底的表面上。至少可以提高半导体结构中的载流子迁移率。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.046 seconds)
