公开(公告)号：CN117525129B

公开(公告)日：2025-03-18

申请号：CN202311650492.4

申请日：2023-12-04

Applicant: 重庆邮电大学

Inventor： 高升 ,  黄义 ,  王书恒 ,  池天宇 ,  严宏宇 ,  吴艳君

IPC: H10D30/47 ,  H10D64/27 ,  H10D64/23 ,  H10D62/10

Abstract: 本发明涉及一种具有高阈值电压稳定性的p‑GaN HEMT器件，属于微电子技术领域。该器件在势垒层上设置源漏欧姆接触电极，源漏欧姆电极之间设置钝化层；p‑GaN层通过刻蚀仅保留栅下区域，且栅下区域的p‑GaN层通过钝化层隔离分为三个部分，其中靠近源极和靠近漏极部分的p‑GaN与栅极形成肖特基接触，中间部分的p‑GaN与栅极形成欧姆接触。本发明提供的p‑GaN HEMT器件利用靠近漏极的栅极的屏蔽作用，使得靠近源极的栅极与中间栅极的电势稳定，不会受到外部漏极偏置应力的影响；与此同时，中间部分p‑GaN与栅极形成的欧姆接触为释放高漏压偏置下产生的电荷提供了路径，从而提高了器件阈值电压的稳定性。

公开(公告)号：CN118866941A

公开(公告)日：2024-10-29

申请号：CN202411099136.2

申请日：2024-08-12

Applicant: 重庆邮电大学

Inventor： 黄义 ,  池天宇 ,  高升 ,  吴艳君 ,  李萱

IPC: H01L29/06 ,  H01L29/778 ,  H01L29/423

Abstract: 本发明涉及一种具有门型栅结构的抗单粒子GaN HEMT器件，属于微电子技术领域。该器件自下而上包括缓冲层、势垒层、钝化层、源极、栅极和漏极，还包括一个门型栅结构，其中门型栅结构位于栅极下方，势垒层上方，由P‑GaN层和n掺杂AlGaN层组成。本发明通过在P‑GaN层内嵌入n掺杂AlGaN层，引入补偿电子与单粒子入射后在栅极和源极下方聚集的大量空穴进行充分复合，从而有效抑制电子由源极注入到沟道，提高了器件的单粒子烧毁电压。

公开(公告)号：CN120018564A

公开(公告)日：2025-05-16

申请号：CN202510176774.8

申请日：2025-02-18

Applicant: 重庆邮电大学

Inventor： 高升 ,  池天宇 ,  罗兴雨 ,  吴艳君 ,  李萱

IPC: H10D62/17 ,  H10D62/10 ,  H10D30/47

Abstract: 本发明涉及一种具有梳状通道结构的抗单粒子GaN HEMT器件，属于半导体技术领域。该器件自下而上包括缓冲层、势垒层、钝化层、源极、栅极和漏极，还包括一个梳状通道结构，其中梳状通道结构位于漏极左侧，势垒层上方，且在漏极与势垒层之间存在阻隔层。本发明通过在漏极左侧引入梳状n型AlGaN通道，并用阻隔层将漏极与势垒层隔开；单粒子入射后产生的大量载流子可通过该梳状n型AlGaN通道进行泄流，不仅调制了漏极附近的电场，而且漏极附近的高压转由阻隔层承受，大大降低了单粒子入射后在漏极靠栅极一侧形成的高场，减少载流子在漏极附近的碰撞电离率与器件内部的瞬态电流，提高了器件的单粒子烧毁电压。

公开(公告)号：CN119300397A

公开(公告)日：2025-01-10

申请号：CN202411437325.6

申请日：2024-10-15

Applicant: 重庆邮电大学

Inventor： 高升 ,  池天宇 ,  李萱 ,  黄义

IPC: H10D30/47 ,  H10D62/10

Abstract: 本发明涉及一种具有周期PN结叠层栅结构的抗单粒子加固P‑GaN晶体管，属于半导体器件技术领域。该晶体管包括：衬底；形成于衬底表面的缓冲层；形成于缓冲层表面的势垒层；形成于势垒层表面的源极；形成于势垒层表面的漏极；形成于势垒层表面且位于源极和漏极之间的P‑GaN层；形成于P‑GaN层表面的周期性PN结叠层栅结构；形成于周期性PN结叠层栅结构表面的栅极；以及形成于势垒层、源极和漏极表面的钝化层。本发明通过P‑GaN层和栅极之间的PN结所形成的内建电场，实现了对由重离子从栅极入射产生的大量电子的有效束缚，降低了器件内部的瞬时电流，从而显著提升了器件的单粒子烧毁电压，增强了器件的可靠性和性能。

公开(公告)号：CN117525129A

公开(公告)日：2024-02-06

申请号：CN202311650492.4

申请日：2023-12-04

Applicant: 重庆邮电大学

Inventor： 高升 ,  黄义 ,  王书恒 ,  池天宇 ,  严宏宇 ,  吴艳君

IPC: H01L29/778 ,  H01L29/423 ,  H01L29/417 ,  H01L29/06

Abstract: 本发明涉及一种具有高阈值电压稳定性的p‑GaN HEMT器件，属于微电子技术领域。该器件在势垒层上设置源漏欧姆接触电极，源漏欧姆电极之间设置钝化层；p‑GaN层通过刻蚀仅保留栅下区域，且栅下区域的p‑GaN层通过钝化层隔离分为三个部分，其中靠近源极和靠近漏极部分的p‑GaN与栅极形成肖特基接触，中间部分的p‑GaN与栅极形成欧姆接触。本发明提供的p‑GaN HEMT器件利用靠近漏极的栅极的屏蔽作用，使得靠近源极的栅极与中间栅极的电势稳定，不会受到外部漏极偏置应力的影响；与此同时，中间部分p‑GaN与栅极形成的欧姆接触为释放高漏压偏置下产生的电荷提供了路径，从而提高了器件阈值电压的稳定性。