-
公开(公告)号：CN105069204B
公开(公告)日：2017-12-15
申请号：CN201510442273.6
申请日：2015-07-24
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 本发明一种基于文本树形结构模型的FPGA拓扑信息的获取方法，首先设定功能模块的格式，然后以功能模块为最小单位对FPGA工程进行分割，建立描述例化模块间拓扑关系的文本树形结构模型；之后基于文本树形结构模型从顶层模块开始逐层地确定例化模块间的父子关系，得到了FPGA工程的顶层模块和所有例化模块间的层级关系，并完成文本信息的抽象。最终以文本文件的形式存储并输出拓扑信息。本方法实现对FPGA工程模块拓扑关系图的文本信息抽象，完成由图论信息到可读写的文本信息转化，实现了复杂多层次的FPGA工程模块拓扑关系划分和文本信息提取，提高了模块拓扑关系划分效率。
-
公开(公告)号：CN104572103A
公开(公告)日：2015-04-29
申请号：CN201510009091.X
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
Abstract: 本发明提供了一种基于分布函数的WCET快速估计方法，通过对DSP工程目标代码(out文件)进行反汇编获得反汇编文件F；分析反汇编文件F，获取划分的各个基本块，得到程序的基本块集合B；辨识基本块集合B中各基本块之间的关系，构建程序流图C；计算每个基本块的执行时间T；将基本块执行时间T和基本块执行次数Ts作为权值得到加权的程序流图Cw；分析加权的程序流图Cw，获得总权值最大的路径，将最大的总权值作为程序最坏执行时间WCET。解决了现有技术中需运行程序得到测试样本的弊端和人工干预过多的问题以及传统PERT技术中贝塔分布参数估计方法的不合理性问题。
-
公开(公告)号：CN104199536A
公开(公告)日：2014-12-10
申请号：CN201410352614.6
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
CPC classification number: Y02D10/34
Abstract: 本发明一种基于BP神经网络的FPGA动态功耗估算方法，包括以下步骤：(1)获取四个模块的输入输出量作为样本数据；(2)对样本数据进行数据筛选和数据预处理；(3)根据处理后的样本数据分别构造四个模块的BP神经网络模型；(4)将样本数据的一部分作为BP神经网络的训练数据，进行BP神经网络训练得到训练后的神经网络，进而得到神经网络输出的功耗；(5)将去除训练数据后的样本数据作为BP神经网络的测试数据，将得到的功耗与测试数据进行比较；(6)将神经网络输出的功耗还原为实际功耗值；(7)将获取的四个模块的功耗估计值进行求和得到总功耗值。本发明通过BP神经网络的自动学习，可以对功耗值实现准确预测。
-
公开(公告)号：CN104199536B
公开(公告)日：2017-06-06
申请号：CN201410352614.6
申请日：2014-07-23
Applicant: 西安空间无线电技术研究所
CPC classification number: Y02D10/34
Abstract: 本发明一种基于BP神经网络的FPGA动态功耗估算方法，包括以下步骤：(1)获取四个模块的输入输出量作为样本数据；(2)对样本数据进行数据筛选和数据预处理；(3)根据处理后的样本数据分别构造四个模块的BP神经网络模型；(4)将样本数据的一部分作为BP神经网络的训练数据，进行BP神经网络训练得到训练后的神经网络，进而得到神经网络输出的功耗；(5)将去除训练数据后的样本数据作为BP神经网络的测试数据，将得到的功耗与测试数据进行比较；(6)将神经网络输出的功耗还原为实际功耗值；(7)将获取的四个模块的功耗估计值进行求和得到总功耗值。本发明通过BP神经网络的自动学习，可以对功耗值实现准确预测。
-
公开(公告)号：CN105068931A
公开(公告)日：2015-11-18
申请号：CN201510518615.8
申请日：2015-08-21
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36
Abstract: 一种分析DSP软件系统的单粒子软错误可靠性计算方法，利用DSP软件系统的模块划分和模块的拓扑关系的结果，使用深度优先搜索寻找模块拓扑关系中起始模块和终止模块之间的所有路径，并使用重要性抽样的方法抽取若干路径，求取DSP软件系统的单粒子软错误可靠性。本发明对工程文件采用基于模块划分并搜索路径的方法，解决了单粒子效应下DSP系统输出正确结果的概率计算问题，利用重要性抽样方法选取部分路径，对整体贡献大的路径赋予更大的重要性权值，在更大的重要性权值部分抽取更多的路径样本，抑制了小权值路径对系统的影响，增加了计算效率，并且抽取的样本均值为总体均值的无偏估计，使得计算结果更为可靠。
-
Patent Agency Ranking
公开(公告)号：CN105068931B
公开(公告)日：2020-07-14
申请号：CN201510518615.8
申请日：2015-08-21
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36
Abstract: 一种分析DSP软件系统的单粒子软错误可靠性计算方法，利用DSP软件系统的模块划分和模块的拓扑关系的结果，使用深度优先搜索寻找模块拓扑关系中起始模块和终止模块之间的所有路径，并使用重要性抽样的方法抽取若干路径，求取DSP软件系统的单粒子软错误可靠性。本发明对工程文件采用基于模块划分并搜索路径的方法，解决了单粒子效应下DSP系统输出正确结果的概率计算问题，利用重要性抽样方法选取部分路径路径，对整体贡献大的路径赋予更大的重要性权值，在更大的重要性权值部分抽取更多的路径样本，抑制了小权值路径对系统的影响，增加了计算效率，并且抽取的样本均值为总体均值的无偏估计，使得计算结果更为可靠。
-
公开(公告)号：CN104572103B
公开(公告)日：2017-07-11
申请号：CN201510009091.X
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
Abstract: 本发明提供了一种基于分布函数的最坏执行时间WCET快速估计方法，通过对DSP工程目标代码(out文件)进行反汇编获得反汇编文件F；分析反汇编文件F，获取划分的各个基本块，得到程序的基本块集合B；辨识基本块集合B中各基本块之间的关系，构建程序流图C；计算每个基本块的执行时间T；将基本块执行时间T和基本块执行次数Ts作为权值得到加权的程序流图Cw；分析加权的程序流图Cw，获得总权值最大的路径，将最大的总权值作为程序最坏执行时间WCET。解决了现有技术中需运行程序得到测试样本的弊端和人工干预过多的问题以及传统PERT技术中贝塔分布参数估计方法的不合理性问题。
-
公开(公告)号：CN104598352B
公开(公告)日：2017-01-11
申请号：CN201510012002.7
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
IPC: G06F11/26
Abstract: 本发明具体提供了一种用于SRAM型FPGA的快速可靠性评估方法，包括步骤：1)将待处理的VHD源程序按照VHDL硬件语言的设计规则所确定的模块划分准则划分成L个模块；2)结合硬件设计工具ISE，对该L个模块依次进行综合、映射、布局布线及生成XDL文件操作；3)用概率分析法，粗算得到各模块的软错误率并将其添加到粗算集合C1；4)对C1采用最大类间方差算法OSTU选取阈值δ；将软错误率大于δ的模块添加到细算集合C2中；5)对细算集合C2中各模块分别采用蒙特卡洛法进行软错误率SER的精确计算，并将结果从大到小保存于防护集合S中。本发明在保证计算精度的同时，能够尽可能的减少在SRAM型FPGA的可靠性评估过程中的计算时间。
-
公开(公告)号：CN105069204A
公开(公告)日：2015-11-18
申请号：CN201510442273.6
申请日：2015-07-24
Applicant: 西安空间无线电技术研究所
IPC: G06F17/50
Abstract: 本发明一种基于文本树形结构模型的FPGA拓扑信息的获取方法，首先设定功能模块的格式，然后以功能模块为最小单位对FPGA工程进行分割，建立描述例化模块间拓扑关系的文本树形结构模型；之后基于文本树形结构模型从顶层模块开始逐层地确定例化模块间的父子关系，得到了FPGA工程的顶层模块和所有例化模块间的层级关系，并完成文本信息的抽象。最终以文本文件的形式存储并输出拓扑信息。本方法实现对FPGA工程模块拓扑关系图的文本信息抽象，完成由图论信息到可读写的文本信息转化，实现了复杂多层次的FPGA工程模块拓扑关系划分和文本信息提取，提高了模块拓扑关系划分效率。
-
公开(公告)号：CN104598352A
公开(公告)日：2015-05-06
申请号：CN201510012002.7
申请日：2015-01-08
Applicant: 西安空间无线电技术研究所 , 西安电子科技大学
IPC: G06F11/26
Abstract: 本发明具体提供了一种用于SRAM型FPGA的快速可靠性评估方法，包括步骤：1)将待处理的VHD源程序按照VHDL硬件语言的设计规则所确定的模块划分准则划分成L个模块；2)结合硬件设计工具ISE，对该L个模块依次进行综合、映射、布局布线及生成XDL文件操作；3)用概率分析法，粗算得到各模块的软错误率并将其添加到粗算集合C1；4)对C1采用最大类间方差算法OSTU选取阈值δ；将软错误率大于δ的模块添加到细算集合C2中；5)对细算集合C2中各模块分别采用蒙特卡洛法进行软错误率SER的精确计算，并将结果从大到小保存于防护集合S中。本发明在保证计算精度的同时，能够尽可能的减少在SRAM型FPGA的可靠性评估过程中的计算时间。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.027 seconds)
