一种用于中继用户终端的参数化编码调制ASIC

    公开(公告)号:CN118368033A

    公开(公告)日:2024-07-19

    申请号:CN202410587682.4

    申请日:2024-05-13

    Abstract: 本申请涉及一种用于中继用户终端的参数化编码调制ASIC,实现中继用户终端编码调制器所要求的多种数据接收、信道编码、星座映射、成型滤波、工作模式控制和外围器件参数配置功能,实现了中继用户终端编码调制器的标准化,并显著提升了编码调制器的小型化、通用化能力,缩小了编码调制器的研制周期和研制成本。

    一种基于双环频率综合的正交调制器输出DAC同步电路

    公开(公告)号:CN107147395B

    公开(公告)日:2019-12-20

    申请号:CN201710283876.5

    申请日:2017-04-26

    Abstract: 本发明公开了一种基于双环频率综合的正交调制器输出DAC同步电路,包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块,I路频率综合器产生I路DAC所需的采样时钟,I路DAC对I路DAC采样时钟进行1/N分频处理,一路发送至正交调制器的I路、Q路,使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出,另一路经相位延迟后,输出给Q路频率综合器;Q路频率综合器以I路分频时钟作为参考信号,将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频,产生Q路DAC采样时钟。本发明解决星载高可靠调制器I/Q路高速DAC输出数据不同步的问题。

    一种中继通信信道非线性预失真补偿方法

    公开(公告)号:CN118573263A

    公开(公告)日:2024-08-30

    申请号:CN202410587680.5

    申请日:2024-05-13

    Abstract: 本申请涉及一种中继通信信道非线性预失真补偿方法,在中继终端基带部分增加一个非线性部分来补偿中继终端发射功放和中继星转发器的非线性,以减小系统非线性带来的带内失真和邻道干扰,其中非线性部分参数通过由中继终端卫星发射‑中继卫星转发‑中继终端卫星解调接收形成的闭环训练获取。本申请可同时补偿中继终端发射功放和中继星转发器的非线性带来的不利影响,在中继终端‑中继卫星‑地面站组成的卫星通信系统中应用具有明显优势。

    一种兼容两种跟踪体制的跟踪接收机信道

    公开(公告)号:CN110048730B

    公开(公告)日:2021-04-13

    申请号:CN201910251547.1

    申请日:2019-03-29

    Abstract: 一种兼容两种跟踪体制的跟踪接收机信道,在单通道单脉冲跟踪模式下,和支路信号、差支路信号分别经和支路低噪声放大模块、差支路低噪声放大模块放大后,进入跟踪调制模块形成调幅单脉冲单通道信号。第一中频放大模块、第二中频放大模块增益由闭环AGC控制,同时输出闭环AGC遥测电压VAGCTM1用于捕获、失锁判决;极值跟踪模式下,差支路低噪声放大模块断电不工作,和信号经过和支路低噪声放大模块放大后通过跟踪调制模块。第一中频放大模块、第二中频放大模块增益由外部输入的增益控制电压开环分档控制,同时输出大斜率的开环AGC遥测电压VAGCTM2用于极值跟踪判决。本发明实现简单,可靠性高,兼容单通道单脉冲跟踪和极值跟踪两种跟踪体制。

    一种兼容两种跟踪体制的跟踪接收机信道

    公开(公告)号:CN110048730A

    公开(公告)日:2019-07-23

    申请号:CN201910251547.1

    申请日:2019-03-29

    Abstract: 一种兼容两种跟踪体制的跟踪接收机信道,在单通道单脉冲跟踪模式下,和支路信号、差支路信号分别经和支路低噪声放大模块、差支路低噪声放大模块放大后,进入跟踪调制模块形成调幅单脉冲单通道信号。第一中频放大模块、第二中频放大模块增益由闭环AGC控制,同时输出闭环AGC遥测电压VAGCTM1用于捕获、失锁判决;极值跟踪模式下,差支路低噪声放大模块断电不工作,和信号经过和支路低噪声放大模块放大后通过跟踪调制模块。第一中频放大模块、第二中频放大模块增益由外部输入的增益控制电压开环分档控制,同时输出大斜率的开环AGC遥测电压VAGCTM2用于极值跟踪判决。本发明实现简单,可靠性高,兼容单通道单脉冲跟踪和极值跟踪两种跟踪体制。

    一种基于双环频率综合的正交调制器输出DAC同步电路

    公开(公告)号:CN107147395A

    公开(公告)日:2017-09-08

    申请号:CN201710283876.5

    申请日:2017-04-26

    Abstract: 本发明公开了一种基于双环频率综合的正交调制器输出DAC同步电路,包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块,I路频率综合器产生I路DAC所需的采样时钟,I路DAC对I路DAC采样时钟进行1/N分频处理,一路发送至正交调制器的I路、Q路,使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出,另一路经相位延迟后,输出给Q路频率综合器;Q路频率综合器以I路分频时钟作为参考信号,将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频,产生Q路DAC采样时钟。本发明解决星载高可靠调制器I/Q路高速DAC输出数据不同步的问题。

Patent Agency Ranking