-
公开(公告)号：CN107147395B
公开(公告)日：2019-12-20
申请号：CN201710283876.5
申请日：2017-04-26
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种基于双环频率综合的正交调制器输出DAC同步电路，包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块，I路频率综合器产生I路DAC所需的采样时钟，I路DAC对I路DAC采样时钟进行1/N分频处理，一路发送至正交调制器的I路、Q路，使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出，另一路经相位延迟后，输出给Q路频率综合器；Q路频率综合器以I路分频时钟作为参考信号，将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频，产生Q路DAC采样时钟。本发明解决星载高可靠调制器I/Q路高速DAC输出数据不同步的问题。
-
公开(公告)号：CN103220168B
公开(公告)日：2015-11-25
申请号：CN201310108509.3
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于定长协议数据包长度异常的处理方法；首先将输入的数据流同步后，通过有序的写调度，将数据包依次写入一组双端口RAM中，实现将长包截短的处理；然后通过有序的读调度，将数据包从双端口RAM中读出，实现将短包补长的处理。根据不同的应用场合，通过增加双端口RAM的块数或提高读取双端口RAM中数据的速度，可以有效提高抵抗短包错误的性能。本发明采用的一种基于定长协议数据包长度异常的处理方法，可以适应不同长度错误情况下的数据包定长处理，最大程度地保留了长度异常的数据包中的有效数据，而不是简单的丢弃；本方法简单实用，易于在FPGA或ASIC上实现。
-
公开(公告)号：CN112241381A
公开(公告)日：2021-01-19
申请号：CN202010897675.6
申请日：2020-08-31
Applicant: 西安空间无线电技术研究所
IPC: G06F13/22
Abstract: 本发明公开了一种基于空闲时隙准实时刷新的星载接口系统，包括：写指针控制及数据输入模块、第一FIFO、第二FIFO、读指针控制及数据输出模块和空闲时隙刷新控制模块；写指针控制及数据输入模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的写使能信号交替设置为周期高电平；根据两个FIFO的写使能信号的有效性进行输入数据的写入；读指针控制及数据输出模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的读使能信号交替设置为高电平；根据两个FIFO的读使能信号的有效性进行输出数据的读取；空闲时隙刷新控制模块，用于在第一FIFO和第二FIFO没有读写操作时进行复位。本发明可在保证数据流不中断的前提下，实现对缓存的准实时刷新，从而提高数据接收的可靠性和安全性，增强了数据接口对空间环境的适应性，提高了系统对异常情况的自主响应能力。
-
公开(公告)号：CN107147395A
公开(公告)日：2017-09-08
申请号：CN201710283876.5
申请日：2017-04-26
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种基于双环频率综合的正交调制器输出DAC同步电路，包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块，I路频率综合器产生I路DAC所需的采样时钟，I路DAC对I路DAC采样时钟进行1/N分频处理，一路发送至正交调制器的I路、Q路，使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出，另一路经相位延迟后，输出给Q路频率综合器；Q路频率综合器以I路分频时钟作为参考信号，将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频，产生Q路DAC采样时钟。本发明解决星载高可靠调制器I/Q路高速DAC输出数据不同步的问题。
-
Patent Agency Ranking
公开(公告)号：CN112241381B
公开(公告)日：2023-10-13
申请号：CN202010897675.6
申请日：2020-08-31
Applicant: 西安空间无线电技术研究所
IPC: G06F13/22
Abstract: 本发明公开了一种基于空闲时隙准实时刷新的星载接口系统，包括：写指针控制及数据输入模块、第一FIFO、第二FIFO、读指针控制及数据输出模块和空闲时隙刷新控制模块；写指针控制及数据输入模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的写使能信号交替设置为周期高电平；根据两个FIFO的写使能信号的有效性进行输入数据的写入；读指针控制及数据输出模块，用于从第一FIFO开始，将第一FIFO和第二FIFO的读使能信号交替设置为高电平；根据两个FIFO的读使能信号的有效性进行输出数据的读取；空闲时隙刷新控制模块，用于在第一FIFO和第二FIFO没有读写操作时进行复位。本发明可在保证数据流不中断的前提下，实现对缓存的准实时刷新，从而提高数据接收的可靠性和安全性，增强了数据接口对空间环境的适应性，提高了系统对异常情况的自主响应能力。
-
公开(公告)号：CN103220168A
公开(公告)日：2013-07-24
申请号：CN201310108509.3
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于定长协议数据包长度异常的处理方法；首先将输入的数据流同步后，通过有序的写调度，将数据包依次写入一组双端口RAM中，实现将长包截短的处理；然后通过有序的读调度，将数据包从双端口RAM中读出，实现将短包补长的处理。根据不同的应用场合，通过增加双端口RAM的块数或提高读取双端口RAM中数据的速度，可以有效提高抵抗短包错误的性能。本发明采用的一种基于定长协议数据包长度异常的处理方法，可以适应不同长度错误情况下的数据包定长处理，最大程度地保留了长度异常的数据包中的有效数据，而不是简单的丢弃；本方法简单实用，易于在FPGA或ASIC上实现。
-
公开(公告)号：CN114039642B
公开(公告)日：2024-03-26
申请号：CN202111182359.1
申请日：2021-10-11
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185
Abstract: 一种大带宽、频率可调高速Ka频段转发器系统。属于中继卫星通信等研究领域。包括：Ka输入预选器、输入环备份开关矩阵、26GHz低噪声放大器(LNA，Low‑Noise Amplifier)、变频选择环备份开关矩阵、26/4GHz下变频器、4GHz宽带滤波器、输出环备份开关矩阵、4/20GHz上变频器、20GHz行波管放大器、20GHz隔离器、Ka频段输出多工器，以及为变频器提供10MHz频率参考的高稳频率源和功分器。本发明适用于用户航天器要求的Ka频段大带宽(2.5GHz)要求，适应四种不同频段信号，具有两级变频模式和本振调节功能，能经济、灵活实现用户航天器高速数据中继转发需求。
-
公开(公告)号：CN114039642A
公开(公告)日：2022-02-11
申请号：CN202111182359.1
申请日：2021-10-11
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185
Abstract: 一种大带宽、频率可调高速Ka频段转发器系统。属于中继卫星通信等研究领域。包括：Ka输入预选器、输入环备份开关矩阵、26GHz低噪声放大器(LNA，Low‑Noise Amplifier)、变频选择环备份开关矩阵、26/4GHz下变频器、4GHz宽带滤波器、输出环备份开关矩阵、4/20GHz上变频器、20GHz行波管放大器、20GHz隔离器、Ka频段输出多工器，以及为变频器提供10MHz频率参考的高稳频率源和功分器。本发明适用于用户航天器要求的Ka频段大带宽(2.5GHz)要求，适应四种不同频段信号，具有两级变频模式和本振调节功能，能经济、灵活实现用户航天器高速数据中继转发需求。
-
公开(公告)号：CN203397141U
公开(公告)日：2014-01-15
申请号：CN201320377354.9
申请日：2013-06-27
Applicant: 西安空间无线电技术研究所
IPC: G05B19/042
Abstract: 本实用新型涉及一种电流电压型指令发生器，属于卫星导航技术领域。该指令发生器包括电源模块、时钟及复位电路模块、精密基准模块、16路D/A模块、16路精密运算放大器模块、16路跟随器模块、8通道电压指令输出接口、8通道电流指令输出模块、GPIB接口、RS232接口、两个CPU、智能设置显示模块和键盘输入电路。本实用新型能够在手动或程控下对指令信号的幅度和宽度的高精密、宽范围地调节输出，性能可靠，使用灵活方便。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
