-
公开(公告)号：CN118866955A
公开(公告)日：2024-10-29
申请号：CN202410930274.4
申请日：2024-07-11
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/47 , H01L27/085 , H01L29/49
Abstract: 本发明公开了一种单片集成的PGaN栅控的Cascode结构氮化镓HEMT，包括：外延结构，包括衬底以及位于其表面的缓冲层、沟道层、势垒层和位于势垒层远离衬底一侧的PGaN层及TiN金属层，PGaN层位于势垒层表面且位于PGaN栅极区域内，TiN金属层位于PGaN层的表面；PGaN栅极区域的栅极金属，位于TiN金属层远离衬底一侧的表面；肖特基栅极区域的栅极金属，位于势垒层远离衬底一侧的表面；位于源极区域和漏极区域的欧姆金属；位于源极区域和漏极区域中欧姆金属表面的第一金属层，且源极区域与肖特基栅极区域通过该第一金属层连接，形成级联的PGaN栅E‑mode HEMT和肖特基栅D‑mode HEMT。
-
公开(公告)号：CN113658856B
公开(公告)日：2024-04-19
申请号：CN202110904242.3
申请日：2021-08-06
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L21/265 , H01L21/335 , H01L29/06 , H01L29/778
Abstract: 本发明公开了一种P‑GaN栅增强型HEMT器件及其制备方法，制备方法包括：在衬底层上依次生长缓冲层、沟道层、势垒层和P‑GaN层；在P‑GaN上半层注入氢原子，形成高阻GaN层；在高阻GaN层的上形成TiN金属层；在TiN金属层的上形成栅极区域，刻蚀掉栅极区域外的TiN金属层、高阻GaN层和P‑GaN层直至势垒层的上表面；在TiN金属层和势垒层的上及P‑GaN层和高阻GaN层两侧形成钝化层；在钝化层的上表面的两端形成N离子注入区；刻蚀掉栅极区域的钝化层直至TiN金属层的上表面，在TiN金属层的上沉积栅金属形成栅极；分别刻蚀掉漏极区域的钝化层、势垒层和部分沟道层，并分别在沟道层上形成漏极、源极。本发明制备得到了可用的MISP‑GaN栅结构，在有效提高器件击穿电压的同时抑制阈值电压漂移。
-
公开(公告)号：CN119300401A
公开(公告)日：2025-01-10
申请号：CN202411795296.0
申请日：2024-12-09
Applicant: 西安电子科技大学广州研究院
Abstract: 本申请公开了一种隧穿栅HEMT器件、制备方法、芯片以及电子设备，该器件结构包括：衬底层，依次位于所述衬底层上的过渡层、缓冲层、沟道层和势垒层；p‑GaN层，位于势垒层上；隔离结构，位于所述HEMT器件的侧壁，其中，所述隔离结构贯穿于所述势垒层和所述沟道层，且位于所述缓冲层上；钝化层，位于所述p‑GaN层的侧壁且在所述势垒层上；隧穿层，位于所述钝化层的栅极开孔区域的底部和侧部；栅极，贯穿于所述钝化层，且位于所述隧穿层上；源极和漏极，分别位于所述p‑GaN层的不同侧，其中，源极和漏极分别贯穿于所述钝化层，且位于所述势垒层上。相对于相关技术而言，本申请通过在栅极开槽内部沉积一层薄介质作为隧穿层，有效提高HEMT器件栅极击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN113658862A
公开(公告)日：2021-11-16
申请号：CN202110758696.4
申请日：2021-07-05
Applicant: 西安电子科技大学广州研究院
IPC: H01L21/335 , H01L21/02
Abstract: 本发明提供的一种阈值电压稳定的p‑GaN栅增强型HEMTs器件的制备方法，在p型栅增强型HEMTs制造方法基础上进行改进，通过在p‑GaN帽层上外延一层SiN钝化层以引入氢元素对p‑GaN中的缺陷态进行钝化，得到具有较高阈值电压稳定性的p‑GaN栅增强型HEMTs，使得p‑GaN栅增强型GaNHEMTs在高压高频工作时其阈值电压不发生漂移。
-
公开(公告)号：CN113658856A
公开(公告)日：2021-11-16
申请号：CN202110904242.3
申请日：2021-08-06
Applicant: 西安电子科技大学广州研究院
IPC: H01L21/265 , H01L21/335 , H01L29/06 , H01L29/778
Abstract: 本发明公开了一种P‑GaN栅增强型HEMT器件及其制备方法，制备方法包括：在衬底层上依次生长缓冲层、沟道层、势垒层和P‑GaN层；在P‑GaN上半层注入氢原子，形成高阻GaN层；在高阻GaN层的上形成TiN金属层；在TiN金属层的上形成栅极区域，刻蚀掉栅极区域外的TiN金属层、高阻GaN层和P‑GaN层直至势垒层的上表面；在TiN金属层和势垒层的上及P‑GaN层和高阻GaN层两侧形成钝化层；在钝化层的上表面的两端形成N离子注入区；刻蚀掉栅极区域的钝化层直至TiN金属层的上表面，在TiN金属层的上沉积栅金属形成栅极；分别刻蚀掉漏极区域的钝化层、势垒层和部分沟道层，并分别在沟道层上形成漏极、源极。本发明制备得到了可用的MISP‑GaN栅结构，在有效提高器件击穿电压的同时抑制阈值电压漂移。
-
公开(公告)号：CN119300401B
公开(公告)日：2025-04-04
申请号：CN202411795296.0
申请日：2024-12-09
Applicant: 西安电子科技大学广州研究院
Abstract: 本申请公开了一种隧穿栅HEMT器件、制备方法、芯片以及电子设备，该器件结构包括：衬底层，依次位于所述衬底层上的过渡层、缓冲层、沟道层和势垒层；p‑GaN层，位于势垒层上；隔离结构，位于所述HEMT器件的侧壁，其中，所述隔离结构贯穿于所述势垒层和所述沟道层，且位于所述缓冲层上；钝化层，位于所述p‑GaN层的侧壁且在所述势垒层上；隧穿层，位于所述钝化层的栅极开孔区域的底部和侧部；栅极，贯穿于所述钝化层，且位于所述隧穿层上；源极和漏极，分别位于所述p‑GaN层的不同侧，其中，源极和漏极分别贯穿于所述钝化层，且位于所述势垒层上。相对于相关技术而言，本申请通过在栅极开槽内部沉积一层薄介质作为隧穿层，有效提高HEMT器件栅极击穿电压。
-
公开(公告)号：CN113611731A
公开(公告)日：2021-11-05
申请号：CN202110673301.0
申请日：2021-06-17
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/06 , H01L29/10 , H01L29/205 , H01L29/778 , H01L21/335
Abstract: 本发明提供了一种GaN基增强型垂直HEMT器件及其制备方法，GaN基增强型垂直HEMT器件的结构从下至上依次包括漏极、衬底、漂移区、垂直沟道阻挡层、沟道层、势垒层、钝化层、沟槽栅和源极。GaN沟道层和其上侧的AlGaN势垒层以及其下方的AlxGa1‑xN垂直沟道阻挡层形成双异质结结构，该结构通过GaN/AlGaN异质结构在垂直沟道方向形成势垒层，从而在关态条件下阻断载流子在垂直方向的输运，进而关断沟道，实现增强型特性。该结构可有效避免传统的Mg掺杂的p‑GaN阻挡层带来的负面影响，设计的器件具有低导通电阻、高漏极电流密度和高阈值电压的显著特性。
-
公开(公告)号：CN220753434U
公开(公告)日：2024-04-09
申请号：CN202321908132.5
申请日：2023-07-19
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/10 , H01L29/205 , H01L29/207 , H01L29/423 , H01L29/78
Abstract: 本实用新型公开了一种GaN基PN结栅p沟道器件，本实用新型包括：衬底层、缓冲层、沟道层、势垒层、Mg掺杂的p‑GaN层、凹槽、栅金属电极、源金属电极、漏金属电极和隔离区。本实用新型通过在Mg掺杂的p‑GaN层中刻蚀出凹槽，在凹槽内利用Si掺杂的n型GaN或n型AlGaN和Mg掺杂的p型GaN形成PN结，其耗尽区在栅压的调控下展宽或收缩，从而切断或连通Mg掺杂的p‑GaN层和势垒层因极化效应产生的二维空穴气，Si掺杂的n型GaN或AlGaN和栅金属形成的肖特基接触工作在反偏的状态，可以降低工作时的栅极漏电，最终得到栅极漏电流小、具有负阈值电压逻辑的增强型p沟道器件。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.043 seconds)
