-
公开(公告)号：CN116260327A
公开(公告)日：2023-06-13
申请号：CN202310160863.4
申请日：2023-02-23
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明涉及一种GaN HEMT功率半桥电路系统，包括：死区时间控制电路(1)、电平移位电路和上侧逻辑电路(2)、逻辑和控制电路(3)、高侧驱动(4)、低侧驱动(5)、电流检测电路(6)、高侧器件(7)、低侧器件(8)、二极管(D)、第一电容(C101)、电感(L)、第二电容(C102)和第一电阻(R101)。本发明实施例的GaN HEMT半桥电路系统在降低电路静态功耗的同时，提高电路性能，且具备防止高侧与低侧器件串通的保护电路系统功能；在提升半桥电路性能的同时，提升了电路的可靠性，降低了设备损坏的风险。
-
公开(公告)号：CN115692184A
公开(公告)日：2023-02-03
申请号：CN202211354448.4
申请日：2022-10-31
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L21/28 , H01L21/335 , H01L29/40 , H01L29/423 , H01L29/778
Abstract: 本发明涉及一种基于选择性湿法腐蚀工艺的P‑AlGaN栅增强型晶体管及制备方法，该制备方法包括步骤：在衬底层上依次生长AlN成核层、缓冲层、GaN沟道层、AlGaN势垒层、GaN帽层、P‑AlGaN层、金属层和掩膜层；使用干法刻蚀方法去除栅极区域外的掩膜层和金属层，露出P‑AlGaN层的上表面；使用湿法刻蚀方法，以GaN帽层为自停止层，刻蚀掉栅极区域外的P‑AlGaN层，形成P‑AlGaN栅极结构；湿法去除掩膜层，并在金属层、P‑AlGaN层、P‑AlGaN层的表面沉积介质材料，形成钝化层；在器件有源区之外制备隔离区；在P‑AlGaN栅极结构上的金属层上制备栅极；在栅极的一侧制备源极，另一侧制备漏极，使得源极和漏极均与隔离区相邻且深入GaN沟道层中。该方法解决了传统干法刻蚀所造成的损伤导致的P‑GaN侧墙缺陷产生的问题。
-
公开(公告)号：CN114937597B
公开(公告)日：2025-04-11
申请号：CN202210434393.1
申请日：2022-04-24
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种双层钝化耗尽型MIS‑HEMT器件及其制备方法，该方法包括：在衬底上依次生长AlN成核层、AlGaN缓冲层、GaN沟道层以及AlGaN势垒层；在上一步得到的样品两侧形成器件的隔离区；在AlGaN势垒层上表面生长Si钝化层，并通过热氧化工艺在Si钝化层表面形成一层SiO2氧化层，从而形成Si‑SiO2双层钝化结构；刻蚀掉栅极区域两侧的SiO2氧化层和Si钝化层；在整个样品表面淀积SiO2钝化层；制作器件的源漏极和栅极。本发明通过在栅极氧化物和半导体之间生长一层Si钝化层，并经热氧化形成Si‑SiO2双层钝化结构，有效减少了栅极介质和势垒层之间的界面态，减小了器件阈值电压负漂，避免了现有器件因栅极不稳定导致的失效问题，实现了具有优异可靠性的耗尽型MIS‑HEMT器件。
-
公开(公告)号：CN114823891A
公开(公告)日：2022-07-29
申请号：CN202210232493.6
申请日：2022-03-09
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L23/31 , H01L21/56 , H01L21/335
Abstract: 本发明公开了一种GaN基双层钝化凹槽栅增强型MIS‑HEMT器件及其制备方法，器件包括自下而上依次设置的衬底、成核层、缓冲层、沟道层和势垒层，其中，势垒层的两侧分别设置有第一隔离区和第二隔离区；第一隔离区和第二隔离区的内侧分别设置有漏电极和源电极，漏电极和源电极的至少一部分均镶嵌在势垒层中，漏电极和源电极的下表面均与沟道层接触；漏电极与源电极之间的势垒层上开设有栅极区凹槽，栅极区凹槽的内表面及势垒层的上表面涂覆有双层钝化层；位于栅极区凹槽内的双层钝化层上设置有栅电极。本发明通过双层钝化层在垂直沟道方向形成绝缘层，阻断了载流子在垂直方向的运输，使得器件具有界面态缺陷密度低，PBTI效应小，阈值电压稳定的特性。
-
Patent Agency Ranking
公开(公告)号：CN114725214A
公开(公告)日：2022-07-08
申请号：CN202210158910.7
申请日：2022-02-21
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L23/31 , H01L21/56 , H01L21/335
Abstract: 本发明公开了一种多层钝化凹槽栅MIS‑HEMT器件及其制备方法，该器件自下而上依次包括衬底、成核层、缓冲层、沟道层和势垒层；势垒层左右两侧分别设有源极和漏极；势垒层中间靠近源极一侧设有一凹槽栅极区，凹槽栅极区上设有多层钝化层；其中，多层钝化层包括第一钝化层、过渡层、掩膜层、第二钝化层；第一钝化层选择性生长于势垒层的凹槽栅极区底部，并与沟道层上表面接触；过渡层位于第一钝化层上表面；掩膜层位于凹槽栅极区两侧的势垒层上；第二钝化层位于过渡层上，并向上延伸至掩膜层的上表面。本发明通过将多层钝化结构与选择性生长技术相结合，实现了钝化层在栅极区域内有效、精确可控的沉积，改善了介质界面缺陷问题，提升了器件性能。
-
公开(公告)号：CN114784103A
公开(公告)日：2022-07-22
申请号：CN202210233913.2
申请日：2022-03-09
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L23/31 , H01L21/56 , H01L21/335
Abstract: 本发明公开了一种基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件及其制备方法，所述器件包括自下而上依次设置的衬底层、成核层、缓冲层、沟道层和势垒层，所述势垒层的两侧分别开设有隔离区，所述隔离区自所述势垒层的上表面延伸至所述缓冲层的上表面；所述势垒层的上表面的中间位置自下而上依次设置有帽层、钝化层、氧化层和栅电极，所述势垒层的上表面两侧分别设置有源电极和漏电极。本发明通过在帽层上淀积钝化层，能够隔离氧化层与势垒层，大幅度钝化p‑GaN材料的表面态和缺陷，有效提升p‑GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流。
-
公开(公告)号：CN114937597A
公开(公告)日：2022-08-23
申请号：CN202210434393.1
申请日：2022-04-24
Applicant: 西安电子科技大学广州研究院
IPC: H01L21/335 , H01L29/778 , H01L29/51
Abstract: 本发明公开了一种双层钝化耗尽型MIS‑HEMT器件及其制备方法，该方法包括：在衬底上依次生长AlN成核层、AlGaN缓冲层、GaN沟道层以及AlGaN势垒层；在上一步得到的样品两侧形成器件的隔离区；在AlGaN势垒层上表面生长Si钝化层，并通过热氧化工艺在Si钝化层表面形成一层SiO2氧化层，从而形成Si‑SiO2双层钝化结构；刻蚀掉栅极区域两侧的SiO2氧化层和Si钝化层；在整个样品表面淀积SiO2钝化层；制作器件的源漏极和栅极。本发明通过在栅极氧化物和半导体之间生长一层Si钝化层，并经热氧化形成Si‑SiO2双层钝化结构，有效减少了栅极介质和势垒层之间的界面态，减小了器件阈值电压负漂，避免了现有器件因栅极不稳定导致的失效问题，实现了具有优异可靠性的耗尽型MIS‑HEMT器件。
-
公开(公告)号：CN220753434U
公开(公告)日：2024-04-09
申请号：CN202321908132.5
申请日：2023-07-19
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/10 , H01L29/205 , H01L29/207 , H01L29/423 , H01L29/78
Abstract: 本实用新型公开了一种GaN基PN结栅p沟道器件，本实用新型包括：衬底层、缓冲层、沟道层、势垒层、Mg掺杂的p‑GaN层、凹槽、栅金属电极、源金属电极、漏金属电极和隔离区。本实用新型通过在Mg掺杂的p‑GaN层中刻蚀出凹槽，在凹槽内利用Si掺杂的n型GaN或n型AlGaN和Mg掺杂的p型GaN形成PN结，其耗尽区在栅压的调控下展宽或收缩，从而切断或连通Mg掺杂的p‑GaN层和势垒层因极化效应产生的二维空穴气，Si掺杂的n型GaN或AlGaN和栅金属形成的肖特基接触工作在反偏的状态，可以降低工作时的栅极漏电，最终得到栅极漏电流小、具有负阈值电压逻辑的增强型p沟道器件。
-
公开(公告)号：CN219832664U
公开(公告)日：2023-10-13
申请号：CN202320135793.2
申请日：2023-01-17
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06
Abstract: 本实用新型公开了一种基于氧处理的高性能p‑GaN栅增强型晶体管，包括：衬底、缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层、p‑GaN帽层、氧离子注入区、栅极、隔离区、源极以及漏极，其中，衬底、缓冲层、GaN高阻层、GaN沟道层以及AlGaN势垒层自下而上依次设置；p‑GaN帽层位于AlGaN势垒层的上表面中心位置；氧离子注入区位于AlGaN势垒层的内部，并且，氧离子注入区位于p‑GaN帽层的正下方；栅极位于p‑GaN帽层的上方；隔离区位于GaN高阻层的上方，源极和漏极位于GaN沟道层的上方，分别位于AlGaN势垒层5两侧。本实用新型提供的晶体管能够充分耗尽栅极区域下GaN沟道层和AlGaN势垒层之间产生的二维电子气，同时削弱晶体管栅极区域势垒层的极化效应，进而提高晶体管阈值电压和导通电流。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
