-
公开(公告)号：CN109936417B
公开(公告)日：2021-06-08
申请号：CN201910349945.7
申请日：2019-04-28
Applicant: 西安微电子技术研究所
IPC: H04B17/30
Abstract: 本发明公开了一种模拟同步工程遥测通信通道的测试板卡及其测试方法，包括PCI桥接芯片、实现同步工程遥测通信通道的FPGA器件、反相器、电阻和RC滤波电路，PCI桥接芯片的PCI总线接口与对应的信号连接，PCI桥接芯片的局部总线接口信号与FPGA器件连接，FPGA器件还分别通过反相器与电阻和RC滤波电路连接，用于接收被测宇航计算机同步工程遥测通信通道串行PCM码信号、发送时钟信号CLK和高有效的帧同步信号FFS，构成主模式三线制串行同步工程遥测通信通道3U标准结构的CPCI测试板卡。本发明采用CPCI结构3U测试板卡，体积小、抗干扰性强、通用性好；可对宇航计算机的三线制同步工程遥测通信通道通信正确性，以及通信参数裕量进行充分测试，验证其高的可靠性和环境适应性。
-
公开(公告)号：CN110011878A
公开(公告)日：2019-07-12
申请号：CN201910349972.4
申请日：2019-04-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种四CAN总线模拟时序通信测试板卡及其测试方法，包括PCI桥接芯片、FPGA、SOC处理器、CAN收发器，构成4个CAN通信通道的3U标准结构的CPCI模拟测试板卡，该标准板卡抗干扰、尺寸小、通用性好；基于FPGA设计实现，可灵活在系统设计、调试、实现通信通道时序控制和脉宽识别，体积小、通用性强。
-
公开(公告)号：CN116303215A
公开(公告)日：2023-06-23
申请号：CN202211611133.3
申请日：2022-12-14
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种主从式多DSP处理系统、方法、设备及存储介质，属于空间嵌入式计算机应用领域。本系统在整个系统间的复位做了级联控制，利用从DSP(协处理器)的复位将HPI的初始化由硬件电路改为FPGA控制，同时通过在线配置的加载模式，通过主处理器在线加载协处理器程序，节省了协处理器外部程序存储器，有效地解决了现有主从式多DSP系统中存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等问题，本系统降低了计算机的电路设计复杂度，提高计算机的灵活性、可扩展性及继承性，可广泛应用于空间嵌入式计算机产品中，具有较高的推广应用价值。
-
公开(公告)号：CN109936417A
公开(公告)日：2019-06-25
申请号：CN201910349945.7
申请日：2019-04-28
Applicant: 西安微电子技术研究所
IPC: H04B17/30
Abstract: 本发明公开了一种模拟同步工程遥测通信通道的测试板卡及其测试方法，包括PCI桥接芯片、实现同步工程遥测通信通道的FPGA器件、反相器、电阻和RC滤波电路，PCI桥接芯片的PCI总线接口与对应的信号连接，PCI桥接芯片的局部总线接口信号与FPGA器件连接，FPGA器件还分别通过反相器与电阻和RC滤波电路连接，用于接收被测宇航计算机同步工程遥测通信通道串行PCM码信号、发送时钟信号CLK和高有效的帧同步信号FFS，构成主模式三线制串行同步工程遥测通信通道3U标准结构的CPCI测试板卡。本发明采用CPCI结构3U测试板卡，体积小、抗干扰性强、通用性好；可对宇航计算机的三线制同步工程遥测通信通道通信正确性，以及通信参数裕量进行充分测试，验证其高的可靠性和环境适应性。
-
Patent Agency Ranking
公开(公告)号：CN113312305A
公开(公告)日：2021-08-27
申请号：CN202110662031.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于FPGA的宇航电子系统在轨重构方法及系统，本发明的方法基于FPGA技术，可实现宇航电子系统的软件、FPGA在轨重构功能。对宇航电子系统在轨故障修复、缓解宇宙空间单粒子效应(SEE)对卫星等宇航电子设备的影响等，起到关键作用。从根本上提升了宇航电子系统的自主健康管理和在轨维护能力。可实现在轨自主配置、自测试、自主修复和维护。从而大幅度提升系统性能和可靠性。
-
-
公开(公告)号：CN119901943A
公开(公告)日：2025-04-29
申请号：CN202411820577.7
申请日：2024-12-11
Applicant: 西安微电子技术研究所
Abstract: 本发明属于高精度加速度测量技术领域，具体涉及一种动力学信号采集系统及方法，该系统包括：恒流源，与外接的ICP加速度传感器串联，用于给ICP加速度传感器供电；信号调理模块，包括偏置电路和四阶巴特沃斯滤波器，偏置电路与ICP加速度传感器连接，用于对信号进行交流耦合，四阶巴特沃斯滤波器与偏置电路连接，用于信号的滤波；A/D转换模块，将模拟信号转换为数字信号；数据采集模块，用于采集数字信号，并存储数据。通过信号调理模块中的偏置电路将信号偏置到预设电压值，使之能采用四阶巴特沃斯滤波器进行四阶巴特沃斯滤波，提高了信号采集精度，并且可以使用单电源供电，而不是现有技术中通常使用的正负供电，简化了系统的供电需求。
-
公开(公告)号：CN117956108A
公开(公告)日：2024-04-30
申请号：CN202410019589.3
申请日：2024-01-05
Applicant: 西安微电子技术研究所
Abstract: 本发明涉及图像数据处理技术领域，尤其涉及一种基于FPGA的星上高速图像处理方法及系统，包括以下步骤：数据接收：图像数据经过做串并转换后输入FPGA；数据处理：采用累加求平均方法对输入的数据进行实时处理；数据传输：采用四线制LVDS按照约定的LVDS时序将处理完成的图像数据下发。本发明可以降低高斯白噪声对观测数据的影响，还减少了原始数据量，降低了数据传输所需的时间，提高了观测效率，可应用在太空天文观测的数据处理中，实现观测数据的接收处理和下传功能，提高观测效率。
-
公开(公告)号：CN110011878B
公开(公告)日：2020-10-16
申请号：CN201910349972.4
申请日：2019-04-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种四CAN总线模拟时序通信测试板卡及其测试方法，包括PCI桥接芯片、FPGA、SOC处理器、CAN收发器，构成4个CAN通信通道的3U标准结构的CPCI模拟测试板卡，该标准板卡抗干扰、尺寸小、通用性好；基于FPGA设计实现，可灵活在系统设计、调试、实现通信通道时序控制和脉宽识别，体积小、通用性强。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.041 seconds)
