公开(公告)号：CN116303215A

公开(公告)日：2023-06-23

申请号：CN202211611133.3

申请日：2022-12-14

Applicant: 西安微电子技术研究所

Inventor： 王勇 ,  路海全 ,  高峰 ,  曹海文 ,  曲翕 ,  李鹏 ,  闫博 ,  李婧 ,  杨方

IPC: G06F15/17 ,  G06F1/24 ,  G06F11/07

Abstract: 本发明公开了一种主从式多DSP处理系统、方法、设备及存储介质，属于空间嵌入式计算机应用领域。本系统在整个系统间的复位做了级联控制，利用从DSP(协处理器)的复位将HPI的初始化由硬件电路改为FPGA控制，同时通过在线配置的加载模式，通过主处理器在线加载协处理器程序，节省了协处理器外部程序存储器，有效地解决了现有主从式多DSP系统中存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等问题，本系统降低了计算机的电路设计复杂度，提高计算机的灵活性、可扩展性及继承性，可广泛应用于空间嵌入式计算机产品中，具有较高的推广应用价值。

公开(公告)号：CN119917331A

公开(公告)日：2025-05-02

申请号：CN202510009575.8

申请日：2025-01-03

Applicant: 西安微电子技术研究所

Inventor： 王勇 ,  曹海文 ,  贾可辉 ,  黄宁梅 ,  路海全 ,  高峰 ,  李鹏 ,  刘烨贝

IPC: G06F11/07 ,  G06F1/24 ,  H03K17/22

Abstract: 本申请公开一种复位电路、控制方法及其电子设备，包括控制器和逻辑门电路组合，控制器包括定时器电路、第一处理器、第二处理器以及芯片。逻辑门电路组合，用于根据接收的定时器电路、第一处理器、第二处理器以及外部控制信号，通过组合逻辑控制产生复位信号，并分别输出至第一处理器和第二处理器。外部控制信号包括ZL_RST#信号和ZL_FRST_EN#信号，以实现定时器电路、第一处理器、第二处理器之间的复位控制，使得第一处理器和第二处理器能够单独或同时被复位。本申请设计简单，能够灵活性地解决各核心器件间复位不同步或是可靠性差的问题，降低了功耗，提高了可靠性，能够满足中长期加电和高性能星载计算机的使用需求。