-
公开(公告)号：CN114912384A
公开(公告)日：2022-08-16
申请号：CN202210515891.9
申请日：2022-05-12
Applicant: 西安微电子技术研究所
IPC: G06F30/30 , G06F115/02 , G06F115/06
Abstract: 本发明公开了一种基于嵌入式GPU的智能计算模块及其设计方法，硬件体系架构包括嵌入式的GPU最小系统和SoC系统，GPU最小系统用于实现神经网络模型，SoC系统用于实现内外高速互联总线的接口转换，监测智能计算模块的电压、温度和状态信息，同时用于地面软件对智能计算模块运行状态的监测；软件架构包括CUDA函数库、CUDA运行时API和CUDA驱动程序API，CUDA运行时API和CUDA驱动程序API用于完成GPU最小系统的上下文管理、存储器管理、设备管理和代码块管理应用程序接口；CUDA存储器模型利用GPU最小系统内部CUDA提供的不同层次的若干区域存放数据。本发明通过设计通用化智能计算模块的结构、硬件体系架构、对外接口以及工作模式，满足嵌入式智能计算的要求。
-
公开(公告)号：CN114647541A
公开(公告)日：2022-06-21
申请号：CN202210269757.5
申请日：2022-03-18
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于改进演化硬件的电路自修复方法，采用演化硬件实现自修复电路；对电路系统外加一个补偿电路，对错误输出进行修复，利用异或运算的可反向计算的特性，目标输出与错误输出进行异或运算就得到的补偿系统的真值表，补偿系统实现后再利用异或运算，完成对于错误输出的修复功能。本发明使用演化硬件的自修复电路仅对错误部分进行修复，减少电路资源，提高可靠性。
-
Patent Agency Ranking
公开(公告)号：CN112180788A
公开(公告)日：2021-01-05
申请号：CN202011043623.9
申请日：2020-09-28
Applicant: 西安微电子技术研究所
IPC: G05B19/042
Abstract: 本发明公开了一种动态关联脉络的控制平台架构设计方法、存储介质及设备，构造一个基于动态关联脉络的控制平台架构；简化动态关联脉络控制平台架构；设计采用软件编程方式定义硬件具体架构；通过软件方式设置任务定义硬件架构预置模型，在任务定义硬件架构预置模型中预装载四种典型的关联脉络模型，控制平台架构通过感知任务类型，通过中间件编程模型动态优化，配置网络参数，确定选用与当前任务匹配模型；确定任务定义硬件架构预置模型，在使用过程中发生故障时，任务通过光通讯矩阵开关迁移至另一个光通讯矩阵开关，继续不间断执行控制任务。本发明打破了传统固定不变的嵌入式体系架构，硬件架构通过软件定义的方式灵活适配各种应用。
-
公开(公告)号：CN114647541B
公开(公告)日：2024-04-26
申请号：CN202210269757.5
申请日：2022-03-18
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于改进演化硬件的电路自修复方法，采用演化硬件实现自修复电路；对电路系统外加一个补偿电路，对错误输出进行修复，利用异或运算的可反向计算的特性，目标输出与错误输出进行异或运算就得到的补偿系统的真值表，补偿系统实现后再利用异或运算，完成对于错误输出的修复功能。本发明使用演化硬件的自修复电路仅对错误部分进行修复，减少电路资源，提高可靠性。
-
公开(公告)号：CN112180788B
公开(公告)日：2022-03-08
申请号：CN202011043623.9
申请日：2020-09-28
Applicant: 西安微电子技术研究所
IPC: G05B19/042
Abstract: 本发明公开了一种动态关联脉络的控制平台架构设计方法、存储介质及设备，构造一个基于动态关联脉络的控制平台架构；简化动态关联脉络控制平台架构；设计采用软件编程方式定义硬件具体架构；通过软件方式设置任务定义硬件架构预置模型，在任务定义硬件架构预置模型中预装载四种典型的关联脉络模型，控制平台架构通过感知任务类型，通过中间件编程模型动态优化，配置网络参数，确定选用与当前任务匹配模型；确定任务定义硬件架构预置模型，在使用过程中发生故障时，任务通过光通讯矩阵开关迁移至另一个光通讯矩阵开关，继续不间断执行控制任务。本发明打破了传统固定不变的嵌入式体系架构，硬件架构通过软件定义的方式灵活适配各种应用。
-
公开(公告)号：CN108768754B
公开(公告)日：2021-03-16
申请号：CN201810687825.3
申请日：2018-06-28
Applicant: 西安微电子技术研究所
IPC: H04L12/24 , H04L12/40 , H04L12/713
Abstract: 本发明公开了一种基于总线网络的高可靠容错系统，容错系统包括模拟IO控制模块、接口与交换模块、机载飞控与综合计算模块、高性能处理模块、数字IO控制模块、路由器模块及其对应的双冗余同构模块，此6个模块与对应的双冗余同构模块组成4个网络连接，实现双冗余热备份，利用SpaceWire互联总线架构，以双圆环拓扑结构实现对双余度系统容错能力的提升。本发明容错系统以双圆环拓扑结构，基于多个点对点总线互联桥接，实现速率更快、更强的系统容错能力。
-
公开(公告)号：CN108768754A
公开(公告)日：2018-11-06
申请号：CN201810687825.3
申请日：2018-06-28
Applicant: 西安微电子技术研究所
IPC: H04L12/24 , H04L12/40 , H04L12/713
Abstract: 本发明公开了一种基于总线网络的高可靠容错系统，容错系统包括模拟IO控制模块、接口与交换模块、机载飞控与综合计算模块、高性能处理模块、数字IO控制模块、路由器模块及其对应的双冗余同构模块，此6个模块与对应的双冗余同构模块组成4个网络连接，实现双冗余热备份，利用SpaceWire互联总线架构，以双圆环拓扑结构实现对双余度系统容错能力的提升。本发明容错系统以双圆环拓扑结构，基于多个点对点总线互联桥接，实现速率更快、更强的系统容错能力。
-
-
-
-
-
-
Search Results
7
records
(took 0.028 seconds)
