公开(公告)号：CN119415063A

公开(公告)日：2025-02-11

申请号：CN202411226582.5

申请日：2024-09-03

Applicant: 西安交通大学

Inventor： 赵文哲 ,  张景铭 ,  陈飞 ,  张先娆 ,  马澄宇 ,  李晟宇 ,  夏天 ,  任鹏举

IPC: G06F7/575 ,  G06N3/063 ,  G06F7/544

Abstract: 本发明提供了一种定浮点混合处理电路，包括乘法加法辅助计算模块，浮点加减法移位的预处理模块，定点乘法模块，定点加减法与逻辑运算模块，查找表模块，倒数插值模块，指数补偿模块，细粒度规整化模块和粗粒度规整化模块，乘法加法辅助计算模块包括处理指数相关运算的*/+ACU1模块和处理源操作数的有效位相关运算的*/+ACU2模块，*/+ACU1模块连接浮点加减法移位的预处理模块，*/+ACU2模块连接指数补偿模块；粗粒度规整化模块根据指数补偿模块的有效位估计，将计算结果的尾数移位至冗余空间内；其中，源操作数以MFP数据格式存储。本发明通过配置数据流和模块连接方式来复用硬件资源，达到减少硬件资源消耗。

公开(公告)号：CN115374919A

公开(公告)日：2022-11-22

申请号：CN202210923137.9

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  党祺玮 ,  陈飞 ,  黄晓帆 ,  张先娆 ,  赵文哲 ,  夏天

IPC: G06N3/063 ,  G06F17/15

Abstract: 本公开揭示了一种神经网络前处理方法，其特征在于：如果每次卷积需要m个点的n个通道数据，则重排时：在第1列，先自下向上排列第1个点至第m个点所涉及的m*n个数；进一步的，如果卷积步长是k，则自左向右继续重排至第2列时：第k+1个点的n个通道的数据先从下面开始排列；然后，依次自下向上排列第k+2个点，一直到第k+m个点；进一步的，当重排到第i+1列时，自下向上依次排列：第i*k+1,i*k+2,…,i*k+m个点的n个通道数据。本公开应用范围广泛，可使用在各种网络加速方案，以及多种处理器中，达到提高内存利用率，降低图像卷积计算用时的作用。

公开(公告)号：CN119201229A

公开(公告)日：2024-12-27

申请号：CN202411226579.3

申请日：2024-09-03

Applicant: 西安交通大学

Inventor： 赵文哲 ,  霍志旺 ,  夏天 ,  张先娆 ,  楼薇 ,  杨国茗 ,  任鹏举

IPC: G06F9/30

Abstract: 一种基于row‑wise分块的宏指令集架构，包括：args、regs、load、store、remap和compute六个宏指令，args配置用于操作计算的关键参数，reg配置compute指令所需的宏寄存器，load和store控制芯片外存储器和片上存储之间的数据移动，remap用于将数据从一个宏寄存器重新映射到另一个宏寄存器，而无需进行实际的数据移动，compute宏指令用于启动算子计算，其中，regs和compute用于构造内核函数，其他宏指令用于准备操作数。该宏指令集架构能够在一条指令内执行复杂的操作。这种能力使得程序员可以用更少的指令实现更多功能，从而简化编程和调试过程。

公开(公告)号：CN115374906A

公开(公告)日：2022-11-22

申请号：CN202210924541.8

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 赵文哲 ,  林晓云 ,  霍志旺 ,  楼薇 ,  张先娆 ,  夏天 ,  任鹏举

IPC: G06N3/04 ,  G06N3/063 ,  G06F12/0893

Abstract: 本公开揭示了增强神经网络卷积运算数据复用度的高速缓存实现方法，其在存储单元LM和矩阵运算单元MPU之间增加高速缓存LC，MPU每次读取数据时，先将所需数据的地址和读命令输入到LC中，查找是否有需要的数据，如果命中，则从LC中读取该数据；否则，将所需数据的地址和读命令输入到LM中，从LM中读取该数据，并且同时将该数据记录在LC中；其中，所述LM包括存储wt数据的LMWT和存储fm数据LMFM，所述高速缓存LC包括存储wt数据的LCWT和存储fm数据LCFM。由于本公开在LM和MPU之间增加了高速缓存LocalCache，进一步提升了数据的复用度，减少了从LM中读取数据的次数，降低处理器的功耗。

公开(公告)号：CN115374399A

公开(公告)日：2022-11-22

申请号：CN202210924135.1

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  林晓云 ,  霍志旺 ,  楼薇 ,  张先娆 ,  赵文哲 ,  夏天

IPC: G06F17/16

Abstract: 本公开提出了一种兼容多维度矩阵乘法的PE阵列结构、运算单元及其MPU。本公开对PE阵列进行了功能扩展设计，其可以通过发射不同模式下的控制信号，支持多种维度矩阵乘法运算，在提高PE阵列的利用率的同时，缩短运算时间，节省数据搬移造成的能耗。此外，本公开对同一向量乘矩阵运算设计了低功耗和高性能两种模式，来满足不同应用场景的需求。

公开(公告)号：CN115357214A

公开(公告)日：2022-11-18

申请号：CN202210923139.8

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  林晓云 ,  霍志旺 ,  张先娆 ,  楼薇 ,  赵文哲 ,  夏天

IPC: G06F7/523 ,  G06F7/544

Abstract: 本公开揭示了一种兼容非对称多精度混合乘累加运算的运算单元。这是一种兼容非对称数据格式的，多精度混合乘累加运算的运算单元设计。该PE单元，基于一组定点乘法器(4个5×5乘法器)，针对不同精度的数据，对传入数据进行高低位拆分和符号位扩展，并通过控制指定乘法器的激活状态来降低功耗，并且通过精度模式选择和乘法器使能信号来实现对PE单元的空间复用和时间复用，最终完成不同精度数据的乘累加运算。该发明对于神经网络稀疏量化运算中的芯片资源闲置、功耗浪费和面积优化具有重要的意义。