一种用于神经网络推理加速的低功耗浮点乘累加运算方法

    公开(公告)号:CN115374904A

    公开(公告)日:2022-11-22

    申请号:CN202210924134.7

    申请日:2022-08-02

    Abstract: 本公开揭示了一种用于神经网络推理加速的低功耗浮点乘累加运算方法,通过对输入的浮点数进行预处理,在计算前对小数部分进行舍入并调整其指数位,对可能会被舍入的数据进行预先的舍入和规整,省去对不必要精度的计算。同时,为了累加电路能够快速执行,采用科学技术法表示的指数的小数部分放弃原有的原码表示方法,转而采用补码表示方法。本公开利用乘累加运算的特点,使用消耗资源较少的定点运算资源实现接近浮点运算的精度,从而解决了神经网络推理过程中计算精度与硬件实现复杂度的平衡问题。

    一种定浮点混合处理电路
    2.
    发明公开

    公开(公告)号:CN119415063A

    公开(公告)日:2025-02-11

    申请号:CN202411226582.5

    申请日:2024-09-03

    Abstract: 本发明提供了一种定浮点混合处理电路,包括乘法加法辅助计算模块,浮点加减法移位的预处理模块,定点乘法模块,定点加减法与逻辑运算模块,查找表模块,倒数插值模块,指数补偿模块,细粒度规整化模块和粗粒度规整化模块,乘法加法辅助计算模块包括处理指数相关运算的*/+ACU1模块和处理源操作数的有效位相关运算的*/+ACU2模块,*/+ACU1模块连接浮点加减法移位的预处理模块,*/+ACU2模块连接指数补偿模块;粗粒度规整化模块根据指数补偿模块的有效位估计,将计算结果的尾数移位至冗余空间内;其中,源操作数以MFP数据格式存储。本发明通过配置数据流和模块连接方式来复用硬件资源,达到减少硬件资源消耗。

    一种查表插值电路
    3.
    发明公开

    公开(公告)号:CN119292557A

    公开(公告)日:2025-01-10

    申请号:CN202411226573.6

    申请日:2024-09-03

    Abstract: 本发明提供了查表插值电路,lut查找模块根据nbit输入地址索引产生两个nbit输出值;3个通用多路选择器分别连接到lut查找模块,所述3个多路选择器配置不同的选择逻辑信号sel进行选择;所述左移模块连接所述3个通用多路选择器中的一个,用于将输入值左移一位;3‑2缺1加法压缩器连接左移模块和3个通用多路选择器中的另两个,在补码运算环境下,该3‑2缺1加法压缩器的两个输出值之和会比三个输入值之和少1;定点加法器连接所述3‑2缺1加法压缩器,是一个标准的(n+2)bit定点加法器。本发明相比传统查表可以大幅压缩查找表项,针对存在奇函数或偶函数性质的查表函数可以最多将表项压缩为原来的1/8。

Patent Agency Ranking