公开(公告)号：CN113014497B

公开(公告)日：2022-08-09

申请号：CN202110165948.2

申请日：2021-02-05

Applicant: 西安交通大学

Inventor： 任鹏举 ,  胡康 ,  赵文哲 ,  陈飞 ,  林晓云 ,  楼薇 ,  夏天 ,  郑南宁

IPC: H04L45/60

Abstract: 公开了一种用于通道均衡传输的路由节点，多端口数据输入模块配置成输入数据，输入数据包括通道选择信息，路由计算模块连接多通道模块、交叉开关分配模块和通道分配模块，交叉开关连接多通道模块和多端口数据输出模块，交叉开关将多通道模块中的数据发送至多端口数据输出模块，通道分配模块一端连接多通道模块，一端连接数据流控制模块，一端连接路由计算模块，多端口数据输出模块连接交叉开关以输出数据，输出数据包括通道选择信息，通道选择信息由通道分配模块生成以选择数据进入的输出通道，输出通道为下级路由节点的多通道模块中的一个通道，通道均衡由通道分配模块负责。

公开(公告)号：CN115357214A

公开(公告)日：2022-11-18

申请号：CN202210923139.8

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  林晓云 ,  霍志旺 ,  张先娆 ,  楼薇 ,  赵文哲 ,  夏天

IPC: G06F7/523 ,  G06F7/544

Abstract: 本公开揭示了一种兼容非对称多精度混合乘累加运算的运算单元。这是一种兼容非对称数据格式的，多精度混合乘累加运算的运算单元设计。该PE单元，基于一组定点乘法器(4个5×5乘法器)，针对不同精度的数据，对传入数据进行高低位拆分和符号位扩展，并通过控制指定乘法器的激活状态来降低功耗，并且通过精度模式选择和乘法器使能信号来实现对PE单元的空间复用和时间复用，最终完成不同精度数据的乘累加运算。该发明对于神经网络稀疏量化运算中的芯片资源闲置、功耗浪费和面积优化具有重要的意义。

公开(公告)号：CN115374905A

公开(公告)日：2022-11-22

申请号：CN202210924138.5

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 赵文哲 ,  楼薇 ,  马澄宇 ,  黄静雯 ,  杨国茗 ,  夏天 ,  任鹏举

IPC: G06N3/04 ,  G06N3/063

Abstract: 本公开揭示了一种提高神经网络内存使用开销MAC使用率的多层级联结构，其对处理器内用于存储特征图feature map的块存储器block memory分区，将其作为多层神经网络中不同层的数据存储区域，其中，将所述块存储器block memory划分为三个区域，分别存储多层神经网络的特征图feature map，所述三个区域分别为输入层、中间层和输出层，所述中间层为一层或多层。本公开所揭示的多层级联结构能够极大地提高神经网络MAC利用率，以高效访存主存储器。

公开(公告)号：CN115374399A

公开(公告)日：2022-11-22

申请号：CN202210924135.1

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 任鹏举 ,  林晓云 ,  霍志旺 ,  楼薇 ,  张先娆 ,  赵文哲 ,  夏天

IPC: G06F17/16

Abstract: 本公开提出了一种兼容多维度矩阵乘法的PE阵列结构、运算单元及其MPU。本公开对PE阵列进行了功能扩展设计，其可以通过发射不同模式下的控制信号，支持多种维度矩阵乘法运算，在提高PE阵列的利用率的同时，缩短运算时间，节省数据搬移造成的能耗。此外，本公开对同一向量乘矩阵运算设计了低功耗和高性能两种模式，来满足不同应用场景的需求。

公开(公告)号：CN119250134A

公开(公告)日：2025-01-03

申请号：CN202411226583.X

申请日：2024-09-03

Applicant: 西安交通大学

Inventor： 夏天 ,  党祺玮 ,  楼薇 ,  陈和 ,  杨国茗 ,  李烁宇 ,  赵文哲 ,  任鹏举

IPC: G06N3/0495 ,  G06N3/0464 ,  G06N3/08 ,  G06N3/045 ,  G06N5/04

Abstract: 本发明提供了一种人工神经网络数据压缩装置和方法，浮点数据采集模块用于获取人工神经网络的浮点数据；浮点数据存储模块用于存储以共享指数浮点格式存在的浮点数据；浮点数据运算模块用于将以共享指数浮点格式存在的浮点数据进行人工神经网络正向运算；其中，所述共享指数浮点格式具体是将n个浮点数据编码为一个块，块中的每个数据由E、S和M三部分组成，分别代表指数、符号和尾数部分，根据E和共享指数Es之间的差异edif向右移位。该装置能够利用共享指数实现高数据压缩率，同时在低精度格式上保持良好的DNN模型精度，并且比现有的低精度浮点格式更适合端侧设备的乘积电路实现。

公开(公告)号：CN119201229A

公开(公告)日：2024-12-27

申请号：CN202411226579.3

申请日：2024-09-03

Applicant: 西安交通大学

Inventor： 赵文哲 ,  霍志旺 ,  夏天 ,  张先娆 ,  楼薇 ,  杨国茗 ,  任鹏举

IPC: G06F9/30

Abstract: 一种基于row‑wise分块的宏指令集架构，包括：args、regs、load、store、remap和compute六个宏指令，args配置用于操作计算的关键参数，reg配置compute指令所需的宏寄存器，load和store控制芯片外存储器和片上存储之间的数据移动，remap用于将数据从一个宏寄存器重新映射到另一个宏寄存器，而无需进行实际的数据移动，compute宏指令用于启动算子计算，其中，regs和compute用于构造内核函数，其他宏指令用于准备操作数。该宏指令集架构能够在一条指令内执行复杂的操作。这种能力使得程序员可以用更少的指令实现更多功能，从而简化编程和调试过程。

公开(公告)号：CN115374906A

公开(公告)日：2022-11-22

申请号：CN202210924541.8

申请日：2022-08-02

Applicant: 西安交通大学

Inventor： 赵文哲 ,  林晓云 ,  霍志旺 ,  楼薇 ,  张先娆 ,  夏天 ,  任鹏举

IPC: G06N3/04 ,  G06N3/063 ,  G06F12/0893

Abstract: 本公开揭示了增强神经网络卷积运算数据复用度的高速缓存实现方法，其在存储单元LM和矩阵运算单元MPU之间增加高速缓存LC，MPU每次读取数据时，先将所需数据的地址和读命令输入到LC中，查找是否有需要的数据，如果命中，则从LC中读取该数据；否则，将所需数据的地址和读命令输入到LM中，从LM中读取该数据，并且同时将该数据记录在LC中；其中，所述LM包括存储wt数据的LMWT和存储fm数据LMFM，所述高速缓存LC包括存储wt数据的LCWT和存储fm数据LCFM。由于本公开在LM和MPU之间增加了高速缓存LocalCache，进一步提升了数据的复用度，减少了从LM中读取数据的次数，降低处理器的功耗。

公开(公告)号：CN113014497A

公开(公告)日：2021-06-22

申请号：CN202110165948.2

申请日：2021-02-05

Applicant: 西安交通大学

Inventor： 任鹏举 ,  胡康 ,  赵文哲 ,  陈飞 ,  林晓云 ,  楼薇 ,  夏天 ,  郑南宁

IPC: H04L12/771

Abstract: 公开了一种用于通道均衡传输的路由节点，多端口数据输入模块配置成输入数据，输入数据包括通道选择信息，路由计算模块连接多通道模块、交叉开关分配模块和通道分配模块，交叉开关连接多通道模块和多端口数据输出模块，交叉开关将多通道模块中的数据发送至多端口数据输出模块，通道分配模块一端连接多通道模块，一端连接数据流控制模块，一端连接路由计算模块，多端口数据输出模块连接交叉开关以输出数据，输出数据包括通道选择信息，通道选择信息由通道分配模块生成以选择数据进入的输出通道，输出通道为下级路由节点的多通道模块中的一个通道，通道均衡由通道分配模块负责。