处理衬底的方法和集成电路的工艺筛选的方法

    公开(公告)号:CN105575840B

    公开(公告)日:2018-11-20

    申请号:CN201510716311.2

    申请日:2015-10-29

    Abstract: 本发明的各个实施例涉及一种用于处理衬底的方法和用于集成电路的工艺筛选的方法。根据各个实施例,一种用于处理衬底的方法可以包括:在该衬底之上形成电介质层,该电介质层可以包括多个测试区域;在该电介质层之上形成导电层以在该多个测试区域中接触该电介质层;同时在该多个测试区域中对该电介质层进行电学检测,其中该导电层的在该多个测试区域中接触所述该电介质层的部分通过导电材料彼此导电连接;以及将所述该导电层分隔成所述该导电层的在该多个测试区域中接触所述该电介质层的各个多个部分。

    具有单元沟槽结构和接触点的半导体器件及其制造方法

    公开(公告)号:CN108346579B

    公开(公告)日:2021-05-11

    申请号:CN201810072092.2

    申请日:2014-07-31

    Abstract: 本发明公开了具有单元沟槽结构和接触点的半导体器件及其制造方法。第一单元沟槽结构和第二单元沟槽从第一表面延伸至半导体衬底中。该第一单元沟槽结构包括第一埋置电极以及在该第一埋置电极和半导体台面之间的第一绝缘层,半导体台面分隔第一单元沟槽结构和第二单元沟槽结构。包覆层覆盖第一表面。图形化该包覆层以形成具有最小宽度大于第一绝缘层厚度的开口。该开口暴露第一绝缘层在第一表面处的第一垂直部分。除去第一绝缘层的暴露部分以形成在半导体台面和第一埋置电极之间的凹部。接触结构在该开口和该凹部中。接触结构电连接半导体台面中的埋置区和第一埋置电极,并允许更窄的半导体台面宽度。

Patent Agency Ranking