公开(公告)号：CN117810260A

公开(公告)日：2024-04-02

申请号：CN202311103006.7

申请日：2023-08-30

Applicant: 英特尔公司

Inventor： A·V·戴维斯 ,  B·扬布拉德 ,  R·巴雅提 ,  S·戈什 ,  M·J·普林斯 ,  J·M·谭

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L27/088 ,  H01L21/8234 ,  H05K1/18

Abstract: 本公开的发明名称是“将多遍工序用于深度控制来形成金属栅极切口”。本文中提供了形成半导体器件的技术，该半导体器件包括具有不同宽度(例如，至少1.5倍的宽度差)但基本上相同高度(例如，小于5nm的高度差)的栅极切口。在一个或多个半导体区域之上延伸的给定栅极结构可用任何数量的栅极切口中断，每个栅极切口延伸穿过栅极结构的整个厚度。根据一些实施例，类似的第一宽度的栅极切口经由第一蚀刻工艺形成，而大于第一宽度的类似的第二宽度的栅极切口经由不同于第一蚀刻工艺的第二蚀刻工艺形成。对于不同宽度的栅极切口使用不同的蚀刻工艺为不同宽度的栅极切口保持了类似的高度。

公开(公告)号：CN115840950A

公开(公告)日：2023-03-24

申请号：CN202210998275.3

申请日：2022-08-19

Applicant: 英特尔公司

Inventor： S·戈什

IPC: G06F21/60 ,  G06F21/44 ,  G06F21/72

Abstract: 本发明题为“用于多管芯连接的后量子安全轻量级完整性和重放保护”。一种设备包括第一集成电路，所述第一集成电路设置在第一管芯上；第二集成电路，所述第二集成电路设置在第二管芯上；互连，所述互连用于提供所述第一管芯和所述第二管芯之间的通信连接。所述第一管芯包括处理电路，所述处理电路用于：使用第一密码密钥和要从所述第一管芯传递到所述第二管芯的第一消息数据来生成第一消息认证码（MAC）标签，以及经由所述互连将所述第一消息数据和所述第一MAC标签传送到所述第二管芯。

公开(公告)号：CN115936133A

公开(公告)日：2023-04-07

申请号：CN202211017764.2

申请日：2022-08-24

Applicant: 英特尔公司

Inventor： A·巴索 ,  S·戈什 ,  M·萨斯特里

IPC: G06N10/60 ,  G06F21/60 ,  G06F21/64 ,  G06F17/10

Abstract: 描述了利用重新定义的多项式运算的组合后量子安全。设备的示例包括：第一电路，用于密钥封装操作；第二电路，用于数字签名操作；和NTT（数论变换）乘法器电路，其中NTT乘法器电路为第一电路和第二电路二者提供多项式乘法，其中设备用于：将用于第一电路的多项式的系数重新映射到用于第二电路的质数模数，并且利用用于第一电路的多项式的重新映射的系数来执行用于第一电路的多项式乘法。

公开(公告)号：CN114902225A

公开(公告)日：2022-08-12

申请号：CN202080092944.X

申请日：2020-12-26

Applicant: 英特尔公司

Inventor： D·M·德拉姆 ,  M·D·勒梅 ,  S·苏尔塔纳 ,  K·S·格鲁瓦尔 ,  M·E·库纳维斯 ,  S·多伊奇 ,  A·J·维勒 ,  A·巴萨克 ,  D·鲍姆 ,  S·戈什

IPC: G06F21/78 ,  G06F21/72 ,  G06F12/14 ,  H04L9/06 ,  H04L9/08

Abstract: 处理器、系统、机器可读介质和方法。处理器包括第一电路模块，所述第一电路模块用于：使用第一代码密钥对第一代码图像进行编码；将加密的第一代码图像加载到存储器中由处理器上运行的操作系统为第一代码图像所分配的存储器区域中；以及向操作系统发送与第一代码密钥对应的替代密钥，其中第一代码密钥对操作系统隐藏；以及包括控制电路模块的指令高速缓存；以及被耦合到指令高速缓存的第二电路模块，所述第二电路模块用于：从操作系统接收替代密钥；响应于来自操作系统的执行第一代码图像以例示第一进程的第一请求，使用硬件密钥来执行第一密码功能，以从替代密钥来生成第一代码密钥；以及采用第一代码密钥对指令高速缓存的控制电路模块进行编程，以使第一代码图像能够使用第一代码密钥被解密。

公开(公告)号：CN114201746A

公开(公告)日：2022-03-18

申请号：CN202110948261.6

申请日：2021-08-18

Applicant: 英特尔公司

Inventor： S·戈什 ,  A·赖因德斯 ,  R·米索茨基 ,  R·坎马罗塔 ,  M·萨斯特里

IPC: G06F21/46 ,  G06F21/72 ,  G06F7/487 ,  G06N20/00

Abstract: 各种实施例涉及低电路深度同态加密评估。一种装置的实施例包括：硬件加速器，用于：接收由同态加密（HE）生成的密文以用于评估；确定密文的两个系数以用于HE评估；将两个系数作为第一操作数和第二操作数输入到流水线乘法器以用于低电路深度HE评估；在第一操作数和第二操作数的部分之间执行组合乘法；累加流水线乘法器的每一级处的组合乘法的结果；以及对流水线乘法器的组合乘法器的所得累加输出执行利用梅森素数模数的约简。

公开(公告)号：CN113849804A

公开(公告)日：2021-12-28

申请号：CN202011543750.5

申请日：2020-12-24

Applicant: 英特尔公司

Inventor： M·E·库纳维斯 ,  S·戈什 ,  S·多奇 ,  M·勒梅 ,  D·M·德伦

IPC: G06F21/45 ,  G06F21/64

Abstract: 实施例涉及用于访问密码计算元数据和高速缓存扩展的无冲突散列。一种装置的实施例包括一个或多个处理器，用以：计算多个散列函数，所述多个散列函数组合了加法、位级重排序、位线性混合、以及宽置换，其中所述多个散列函数中的每一个在加法、位级重排序、宽置换、或位线性混合之一中不同；以及利用所述多个散列函数的结果来访问散列表。

公开(公告)号：CN118738088A

公开(公告)日：2024-10-01

申请号：CN202311867913.9

申请日：2023-12-29

Applicant: 英特尔公司

Inventor： R·巴亚提 ,  S·戈什 ,  C-T·黄 ,  M·普林斯 ,  J·M·谭 ,  R·古斯汀 ,  A·鲍旺德

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088 ,  H01L21/82 ,  H01L21/8234

Abstract: 通过控制晶体管栅极剖面调制芯片性能。一个或多个晶体管可以具有具备不同侧壁斜度的栅极结构。栅极结构可以在纳米片(或纳米带或纳米线)中的沟道区的堆叠上方，并且不同的栅极剖面可以对应于不同的电特性。具有金属栅极结构的晶体管可以通过例如使用更低的蚀刻功率、更高的蚀刻温度和/或更长的蚀刻持续时间策略性地蚀刻栅极结构来调谐，以实现基本上垂直的栅极剖面。

公开(公告)号：CN112148642A

公开(公告)日：2020-12-29

申请号：CN202010587518.5

申请日：2020-06-24

Applicant: 英特尔公司

Inventor： M·E·库纳维斯 ,  S·戈什 ,  S·多奇 ,  M·莱梅 ,  D·M·德拉姆

IPC: G06F12/14

Abstract: 本文公开的技术提供在核中具有存储器写访问的密码计算。示例方法包括执行软件实体的第一指令。该第一指令包括第一操作数，其包括存储器中的存储器区的证书。执行第一指令包括至少部分基于密码算法和第一数据参数来计算经加密的第一数据、确定证书是否授权软件实体访问所述存储器的存储器区以及基于确定第一操作数中的证书是否授权软件实体访问存储器区、执行写操作来将经加密的第一数据存储在存储器区中。更特定的实施例包括执行写操作而不对存储器区执行在先读操作，这可以叫作所有权写。