-
公开(公告)号：CN119249512A
公开(公告)日：2025-01-03
申请号：CN202410631769.7
申请日：2024-05-21
Applicant: 英特尔公司
Abstract: 本公开描述了用于空间和时间安全性的显式完整性检查值初始化。描述了用于显式完整性检查值初始化的技术。在实施例中，装置包括：指令解码器，用于对单个指令解码，以设置与存储器中的目的地位置对应的完整性检查值ICV；以及执行电路系统，耦合至指令解码器，该执行电路系统用于执行与单个指令对应的一个或多个操作，该一个或多个操作包括：将单个指令指示的数据存储到目的地位置中，以及将ICV存储在存储器中。
-
公开(公告)号：CN116302104A
公开(公告)日：2023-06-23
申请号：CN202211653105.8
申请日：2022-12-20
Applicant: 英特尔公司
Inventor： M·勒梅
Abstract: 描述了用于实现通过有界能力寻址的非冗余元数据存储装置的系统、方法和装置。在某些示例中，硬件处理器核心包括执行电路和能力管理电路，该执行电路用于：生成通过第一能力对存储器中的第一单个对象的第一存储器访问请求、以及通过第二能力对存储器中的不同大小的第二单个对象的第二存储器访问请求，其中第一能力和第二能力中的每一者的格式包括单个元数据字段、边界字段和地址字段；该能力管理电路用于：确定对应的第一元数据字段在存储器中的第一位置，继续进行第一存储器访问请求，确定对应的第二元数据字段在存储器中的第二位置，以及继续进行第二存储器访问请求。
-
公开(公告)号：CN114942722A
公开(公告)日：2022-08-26
申请号：CN202210037786.9
申请日：2022-01-13
Applicant: 英特尔公司
Abstract: 本申请公开了基于区域的确定性存储器安全性。描述了涉及用于基于区域的确定性存储器安全性的技术的方法和装置。在一些实施例中，可使用一条或多条指令来对指向存储器中所存储的数据的部分的指针进行加密、解密和/或检查。该数据的部分被存储在存储器的第一区域中。存储器的第一区域包括多个尺寸相同的分配槽。还公开并要求保护其他实施例。
-
公开(公告)号：CN105320612B
公开(公告)日：2019-04-30
申请号：CN201510278960.9
申请日：2015-05-27
Applicant: 英特尔公司
IPC: G06F12/1009 , G06F12/14 , G06F9/455
Abstract: 用于验证虚拟地址转换的系统和方法。示例处理系统包括：执行与第一特权级别相关联的第一应用以及与第二特权级别相关联的第二应用的处理核，其中与所述第一特权级别相关联的第一组特权包括与所述第二特权级别相关联的第二组特权；以及，地址验证组件，所述地址验证组件，考虑到由所述第一应用维护的地址转换数据结构，验证在所述第二应用的第一地址空间中定义的第一地址到所述第二应用的第二地址空间中的定义的第二地址的映射。
-
公开(公告)号：CN108369624A
公开(公告)日：2018-08-03
申请号：CN201680068821.6
申请日：2016-11-25
Applicant: 英特尔公司
IPC: G06F21/56
CPC classification number: G06F21/566 , G06F21/567 , G06F2221/032 , H04L63/1416 , H04L63/145
Abstract: 各种实施例通常涉及用于以减轻处理设备的处理和/或存储资源的消耗的方式来检测恶意软件的技术。一种装置可以包括处理设备的第一处理器组件，其用于在被划分成多个页的第一存储装置内维护的第一页修改日志内按时间顺序生成条目，每个条目指示由第一处理器组件对多个页中的一个页进行的写入存取；处理设备的图形控制器的取回组件，其用于循环地从第一页修改日志中取回对多个页中的至少一个近期写入的页的指示；以及图形控制器的扫描组件，其用于循环地扫描至少一个近期写入的页以检测至少一个近期写入的页内的恶意软件。
-
Patent Agency Ranking
公开(公告)号：CN116339827A
公开(公告)日：2023-06-27
申请号：CN202211651185.3
申请日：2022-12-21
Applicant: 英特尔公司
Inventor： M·勒梅
Abstract: 描述了用于实现基于能力的带描述符的分区切换的系统、方法和装置。在某些示例中，硬件处理器核心包括能力管理电路、解码器电路和执行电路，该能力管理电路用于针对存储器访问请求对能力进行检查，该能力包括地址字段和边界字段，该边界字段用于指示能力授权访问的地址范围的下边界和上边界；该解码器电路用于将单个指令解码为经解码的单个指令，该单个指令包括用于指示第一分区描述符和操作码的一个或多个字段，第一分区描述符标识指向存储器的第一分区中的第一状态元素的第一能力和指向存储器的第一分区中的第二状态元素的第二能力，操作码用于指示执行电路：将第一能力从存储器的第一分区描述符加载到第一寄存器中，以使能力管理电路能够确定第一能力的第一边界字段是否授权对存储器的第一分区中的第一状态元素的访问，以及将第二能力从存储器的第一分区描述符加载到第二寄存器中，以使能力管理电路能够确定第二能力的第二边界字段是否授权对存储器的第一分区中的第二状态元素的访问；该执行电路用于根据操作码执行经解码的单个指令。
-
公开(公告)号：CN116266121A
公开(公告)日：2023-06-20
申请号：CN202211525163.2
申请日：2022-11-30
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 描述了用于使用窄寄存器实现能力的系统、方法和装置。在某些示例中，硬件处理器核心包括：能力管理电路，用于针对存储器访问请求对能力进行检查，该能力包括地址字段、有效性字段和边界字段，该边界字段用于指示能力授权访问的地址空间的下边界和上边界；解码器电路，用于将单个指令解码成经解码的单个指令，该单个指令包括用于指示存储能力的存储器地址的字段和用于指示单个目的地寄存器的字段并且包括操作码，该操作码用于指示出执行电路要进行：将能力的第一适当子集从存储器地址加载到单个目的地寄存器中，并将能力的第二适当子集从存储器地址加载到隐式的第二目的地寄存器中；以及执行电路，用于根据操作码来执行经解码的单个指令。
-
公开(公告)号：CN115879175A
公开(公告)日：2023-03-31
申请号：CN202211096909.2
申请日：2022-09-08
Applicant: 英特尔公司
Abstract: 本发明涉及指针算术期间的存储器边界检查。公开了在指针算术期间对经授权存储器分配执行边界检查的方法、装置、系统和制品。在一些示例中，指令解码电路对指针的更新指针指令解码。在一些示例中，边界检查电路确定指针的经授权分配，确定指针的一个或多个禁止区和污染区。在一些示例中，边界检查电路在指针指向禁止区中的一个时更新指针并生成错误，并且在指针指向污染区中的一个时污染指针。
-
公开(公告)号：CN115357527A
公开(公告)日：2022-11-18
申请号：CN202210988058.6
申请日：2016-09-02
Applicant: 英特尔公司
IPC: G06F12/10
Abstract: 本申请公开了用于仅执行事务存储器的技术。用于仅执行事务存储器的技术包括具有处理器和存储器的计算设备。所述处理器包括指令转换后备缓冲器(iTLB)和数据转换后备缓冲器(dTLB)。响应于页未命中，所述处理器判定页物理地址是否在所述存储器的仅执行事务(XOT)范围内。如果在所述XOT范围内，则所述处理器可以利用所述页物理地址来填充所述iTLB并且防止利用所述页物理地址来填充所述dTLB。响应于控制流的异步变化(如中断)，所述处理器判定最后一次iTLB转换是否在所述XOT范围内。如果在所述XOT范围内，则所述处理器清除或以其他方式保证所述处理器寄存器状态安全。所述处理器确保XOT范围在授权入口点处开始执行。描述并要求保护了其他实施例。
-
公开(公告)号：CN113849804A
公开(公告)日：2021-12-28
申请号：CN202011543750.5
申请日：2020-12-24
Applicant: 英特尔公司
Abstract: 实施例涉及用于访问密码计算元数据和高速缓存扩展的无冲突散列。一种装置的实施例包括一个或多个处理器，用以：计算多个散列函数，所述多个散列函数组合了加法、位级重排序、位线性混合、以及宽置换，其中所述多个散列函数中的每一个在加法、位级重排序、宽置换、或位线性混合之一中不同；以及利用所述多个散列函数的结果来访问散列表。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.022 seconds)
