公开(公告)号：CN113849804A

公开(公告)日：2021-12-28

申请号：CN202011543750.5

申请日：2020-12-24

Applicant: 英特尔公司

Inventor： M·E·库纳维斯 ,  S·戈什 ,  S·多奇 ,  M·勒梅 ,  D·M·德伦

IPC: G06F21/45 ,  G06F21/64

Abstract: 实施例涉及用于访问密码计算元数据和高速缓存扩展的无冲突散列。一种装置的实施例包括一个或多个处理器，用以：计算多个散列函数，所述多个散列函数组合了加法、位级重排序、位线性混合、以及宽置换，其中所述多个散列函数中的每一个在加法、位级重排序、宽置换、或位线性混合之一中不同；以及利用所述多个散列函数的结果来访问散列表。

公开(公告)号：CN113806134A

公开(公告)日：2021-12-17

申请号：CN202011543778.9

申请日：2020-12-24

Applicant: 英特尔公司

Inventor： D·M·德伦 ,  K·S·格雷瓦尔 ,  S·多奇 ,  M·E·库纳维斯

IPC: G06F11/10 ,  G06F12/0802

Abstract: 实施例针对具有增量更新的多个高速缓存线上的基于聚合GHASH的消息认证码（MAC）。系统的实施例包括控制器，所述控制器包括电路，所述控制器为存储器线生成错误校正码，所述存储器线包括多个第一数据块，生成对应于所述存储器线的元数据块，所述元数据块包括所述存储器线的错误校正码和至少一个元数据位，生成与包括至少包括所述存储器线的高速缓存线集的存储器区相对应的聚合GHASH，对第一数据块和元数据块进行编码，将聚合GHASH加密为聚合消息认证码（AMAC），提供编码的第一数据块和编码的元数据块以用于存储在包括所述存储器线的存储器模块上，并提供AMAC以用于存储在与存储器模块分离的设备上。