公开(公告)号：CN117546168A

公开(公告)日：2024-02-09

申请号：CN202280044409.6

申请日：2022-10-31

Applicant: 英特尔公司

Inventor： A·巴萨克 ,  S·苏丹娜 ,  S·高希 ,  M·D·勒梅 ,  K·S·格鲁沃尔 ,  D·M·杜汉姆

IPC: G06F21/72

Abstract: 在一个实施例中，一种处理器包括存储经加密数据的存储器层次体系、跟踪由处理器执行的指令的执行上下文的跟踪电路系统、以及用于加密/解密存储在存储器层次体系中的数据的密码计算电路系统。密码计算电路系统从跟踪电路系统获得待由所述处理器执行的加载指令的上下文信息，其中上下文信息指示关于由处理器的分支预测单元做出的分支预测的信息；以及使用密钥和作为对解密的微调输入的上下文信息来解密经加密数据。

公开(公告)号：CN116340963A

公开(公告)日：2023-06-27

申请号：CN202211475044.0

申请日：2022-11-23

Applicant: 英特尔公司

Inventor： A·巴萨克 ,  S·高希 ,  M·D·勒梅 ,  D·M·德拉姆

IPC: G06F21/60

Abstract: 在一个实施例中，一种处理器包括用于以下操作的电路：对引用已编码数据指针的指令进行解码，已编码数据指针包括明文线性地址位集合和经加密线性地址位集合。处理器还包括用于以下操作的电路：使用明文线性地址位在转译后备缓冲区(TLB)中执行推测性查找，以获得物理地址；基于推测性TLB查找，缓冲架构预测器状态值集合；以及使用从推测性TLB查找获得的物理地址，推测性地执行指令。处理器还包括用于以下操作的电路：确定推测性TLB查找是否正确；以及基于确定推测性TLB查找正确，使用所缓冲的架构预测器状态值更新内核的架构预测器状态值集合。

公开(公告)号：CN114902225A

公开(公告)日：2022-08-12

申请号：CN202080092944.X

申请日：2020-12-26

Applicant: 英特尔公司

Inventor： D·M·德拉姆 ,  M·D·勒梅 ,  S·苏尔塔纳 ,  K·S·格鲁瓦尔 ,  M·E·库纳维斯 ,  S·多伊奇 ,  A·J·维勒 ,  A·巴萨克 ,  D·鲍姆 ,  S·戈什

IPC: G06F21/78 ,  G06F21/72 ,  G06F12/14 ,  H04L9/06 ,  H04L9/08

Abstract: 处理器、系统、机器可读介质和方法。处理器包括第一电路模块，所述第一电路模块用于：使用第一代码密钥对第一代码图像进行编码；将加密的第一代码图像加载到存储器中由处理器上运行的操作系统为第一代码图像所分配的存储器区域中；以及向操作系统发送与第一代码密钥对应的替代密钥，其中第一代码密钥对操作系统隐藏；以及包括控制电路模块的指令高速缓存；以及被耦合到指令高速缓存的第二电路模块，所述第二电路模块用于：从操作系统接收替代密钥；响应于来自操作系统的执行第一代码图像以例示第一进程的第一请求，使用硬件密钥来执行第一密码功能，以从替代密钥来生成第一代码密钥；以及采用第一代码密钥对指令高速缓存的控制电路模块进行编程，以使第一代码图像能够使用第一代码密钥被解密。